3. 层叠结构类型：微带线、带状线、共面波导与差分对叠层设计
层叠结构的选择，说白了就是给信号找一条合适的回家路。我做了十几年连接器设计，见过太多因为叠层选错导致信号“迷路”的案例。今天咱们就把四种主流结构掰开揉碎聊一聊。
3.1 微带线（Microstrip）结构
微带线是最常见的结构。信号走在表层，下面紧挨着参考平面。它的优点是加工简单、调试方便。但缺点也很明显——信号直接暴露在空气中，容易受外界干扰。
核心参数速查：
- 特征阻抗：Z₀ ≈ 87 / √(εr+1.41) × ln(5.98h / (0.8w+t))
- 适用场景：单端信号、对串扰不敏感的低速信号
- 典型厚度：介质层 h 控制在 0.1mm~0.3mm
我在项目中遇到过一件事：某款高速背板连接器，工程师为了省成本把微带线介质层加厚到 0.5mm。结果呢？阻抗直接飙到 70Ω，信号反射得一塌糊涂。后来我建议把 h 压回 0.2mm，问题才解决。
我的习惯：微带线走线时，两侧留出至少 3 倍线宽的铜皮间距。不然边缘场效应会把你算好的阻抗吃掉 5~10Ω。
3.2 带状线（Stripline）结构
带状线把信号夹在两层参考平面之间。屏蔽效果比微带线好得多，串扰也小。代价是加工成本高、过孔寄生效应更明显。
你想想看，信号被上下两层铜皮包着，就像三明治里的火腿。电磁场基本被锁在介质里，辐射几乎为零。所以高频信号、时钟信号，我一般优先选带状线。
| 对比项 | 微带线 | 带状线 |
|---|---|---|
| EMI 辐射 | 较高 | 低 |
| 串扰抑制 | 一般 | 优秀 |
| 加工难度 | 低 | 中高 |
| 过孔影响 | 较小 | 较大 |
避坑指南：我曾经在 25Gbps 项目中用了带状线，结果过孔残桩没处理好，回损直接掉了 3dB。记住：带状线必须配合背钻工艺，残桩长度控制在 0.2mm 以内。
3.3 共面波导（CPW）结构
共面波导比较特殊。信号线和地线走在同一层，两侧是地平面。它的好处是加工简单、不需要额外的参考层。但阻抗控制对线间距非常敏感。
我刚开始接触 CPW 时，总觉得它和微带线差不多。后来发现完全不是一回事。CPW 的电场主要分布在信号线和两侧地之间，而不是垂直方向。所以它的等效介电常数更接近空气，损耗反而更低。
设计要点：
- 信号线宽 w 与地间距 s 的比值：w/s ≈ 1.5~2.5 时阻抗最稳定
- 地线宽度至少 3 倍信号线宽
- 底部最好加一层完整地平面（接地共面波导 GCPW）
嗯，这里要注意。CPW 的阻抗对介质厚度不敏感，但对线间距极其敏感。我见过有人把间距从 0.1mm 改到 0.15mm，阻抗直接跳了 15Ω。所以加工公差必须严格控制。
3.4 差分对叠层设计
差分对是高速信号的主力。它的核心优势是共模抑制、抗干扰能力强。但叠层设计比单端信号讲究得多。
我个人习惯把差分对放在同一层，紧挨着走。这样能保证两条线的电气环境一致。如果分两层走，哪怕只差 0.1mm 的过孔长度，时延差就能吃掉你的眼图裕量。
差分对叠层黄金法则：
- 线宽 w 与间距 s 的比值：w/s = 2~3
- 差分阻抗目标：100Ω ± 5%
- 等长误差：< 5ps（约 0.3mm 物理长度）
- 参考平面完整，禁止跨分割
我曾经在 56Gbps PAM4 项目中，差分对间距从 0.2mm 改到 0.25mm，结果串扰从 -35dB 恶化到 -28dB。后来查原因，是间距变大导致耦合减弱，共模抑制能力下降。所以差分对的间距不是越大越好。
3.5 四种结构对比与选型建议
| 结构类型 | 阻抗范围 | EMI 性能 | 加工成本 | 推荐速率 |
|---|---|---|---|---|
| 微带线 | 40~120Ω | 一般 | 低 | < 10Gbps |
| 带状线 | 50~100Ω | 优秀 | 中高 | > 10Gbps |
| 共面波导 | 50~75Ω | 良好 | 低 | < 20Gbps |
| 差分对 | 85~120Ω | 优秀 | 中 | > 25Gbps |
选型时我一般这么判断：低速信号用微带线省钱；高速信号用带状线保质量；射频前端用 CPW 减少损耗；差分信号必须用差分对叠层。没有万能的结构，只有最适合的方案。
最后说一句：叠层设计没有标准答案。同样的结构，在不同频率、不同材料下表现完全不同。我的建议是——先仿真，后打样，再测试。别省那几步，省下来的时间最后都会变成加班还回去。