2. 信号完整性基础：SI定义、数字信号频谱与带宽、传输线理论入门
各位工程师朋友，欢迎来到信号完整性的世界。说实话，我入行头三年，一直觉得SI是玄学——板子能跑就行，管它什么反射不反射。直到有一次，一个DDR3项目在实验室死活跑不到标称频率，示波器上一看，波形简直像心电图。从那以后，我才老老实实把SI基础补上。
这一章，我们就从最根本的东西聊起。你不需要成为麦克斯韦方程大师，但下面这几个概念，我建议你刻在脑子里。
2.1 到底什么是信号完整性？
信号完整性（Signal Integrity，SI），说白了就是：信号从驱动端发出，经过互连通道，到达接收端时，还能保持正确的逻辑电平与时序关系。
我习惯用一个比喻：你给朋友寄了一封信，信封上写着“下午3点见面”。如果信在路上被雨淋湿、被折皱、或者送错了门，朋友收到的信息就变了——这就是SI出问题了。
SI的核心关注点：
- 波形质量——上升沿是否够陡？有没有过冲、振铃？
- 时序裕量——信号到达时间是否在接收窗口内？
- 噪声容限——叠加了串扰、电源噪声后，逻辑还能不能正确判断？
嗯，这里要注意：SI问题往往不是“坏了”而是“勉强能用”。产品量产后的返修，很多就是SI裕量不足导致的。
2.2 数字信号的频谱与带宽
很多硬件工程师只看时域波形，不看频域。我个人觉得，这是SI入门最大的误区。
一个理想的方波，其实是由基频加上无数奇次谐波组成的。你想想看，如果传输通道对高次谐波衰减严重，方波就会变成圆波——上升沿变缓，眼图闭合。
2.2.1 信号的带宽怎么算？
工程上有个经典公式，我用了十几年：
BW ≈ 0.35 / Tr （Tr为10%-90%上升时间）
或者更精确的：
BW ≈ 0.5 / Tr （用于更高速的信号）举个例子：一个DDR4信号，上升沿Tr=200ps，那么它的带宽大约是：
BW = 0.35 / 200ps = 1.75 GHz这意味着，你的PCB互连通道至少要保证1.75GHz以内的插损平坦，否则信号就会失真。
我的经验： 别只看时钟频率。信号的带宽由上升沿决定，不是由频率决定。一个1MHz的方波，如果上升沿只有1ns，它的带宽照样高达350MHz。很多低速接口的SI问题，根源就在这。
2.2.2 频谱的工程意义
为什么要关心频谱？因为EMC和SI是同一枚硬币的两面：
- SI关心：通道对信号频谱的保真度
- EMC关心：信号频谱中哪些分量会辐射出去
我曾经遇到一个案子，一个DC-DC开关频率只有300kHz，但辐射超标点在200MHz。一查，是开关管的上升沿太陡，产生了丰富的高次谐波。把上升沿从5ns调到15ns，问题就解决了。
2.3 传输线理论入门
好了，接下来是本章的重头戏。很多初学者觉得传输线理论很难，其实你只要抓住三个关键词：特性阻抗、反射、振铃。
2.3.1 特性阻抗——传输线的“身份证”
特性阻抗（Z₀）不是用万用表量出来的直流电阻。它是传输线对高频信号的瞬时阻抗，由线宽、介质厚度、介电常数决定。
常见的PCB特性阻抗值：
| 传输线类型 | 典型Z₀ | 常见应用 |
|---|---|---|
| 微带线（Microstrip） | 50Ω ± 10% | RF、高速单端信号 |
| 带状线（Stripline） | 50Ω ± 10% | 内层高速信号 |
| 差分对 | 100Ω ± 10% | USB、HDMI、PCIe |
| 差分对（USB 2.0） | 90Ω ± 15% | USB 2.0 |
注意： 特性阻抗必须连续。如果走线从表层换到内层，过孔处的阻抗突变就会引起反射。我见过太多工程师只算走线阻抗，不算过孔阻抗，结果高速信号全砸在过孔上。
2.3.2 反射——信号的回声
反射是怎么产生的？很简单：阻抗不连续。
信号在传输过程中，每遇到一个阻抗变化点，就会有一部分能量反射回来。反射系数Γ定义为：
Γ = (Z_load - Z₀) / (Z_load + Z₀)三种典型情况：
- 匹配（Z_load = Z₀）：Γ=0，无反射——理想情况
- 开路（Z_load = ∞）：Γ=1，全反射——信号电压加倍
- 短路（Z_load = 0）：Γ=-1，全反射——信号电压反相加倍
我刚开始做高速设计时，总以为只要源端匹配就行了。后来发现，端接策略要看你走线长度和信号上升时间的关系。
2.3.3 振铃——反射的“合唱”
当反射信号在驱动端和接收端之间来回反弹，就会形成振铃。示波器上看到的就是过冲+下冲+震荡。
振铃的严重程度取决于：
- 走线长度——越长，反射延迟越大
- 上升时间——越快，振铃频率越高
- 阻抗失配程度——失配越大，反射能量越强
避坑指南： 我曾经在一个SDRAM项目里，发现数据线上的振铃幅度达到1.2V（VDD=3.3V）。查了半天，发现是走线太长且没有端接。解决方案很简单：在接收端加一个并联端接电阻到VTT，振铃立刻从1.2V降到0.3V以内。
2.4 SI设计的基本方法论
讲了这么多理论，最后我们落地到方法论。我个人的SI设计流程可以概括为四个字：算、仿、测、改。
2.4.1 算——设计前的“纸上谈兵”
在画PCB之前，先把这些算清楚：
- 信号带宽是多少？需要几阶过孔？
- 走线长度是否超过临界长度（Tr/2 * 传播速度）？
- 目标阻抗是多少？层叠结构能不能实现？
2.4.2 仿——用软件验证你的假设
我常用的仿真流程：
- 前仿真：用IBIS模型跑拓扑仿真，看端接是否合理
- 后仿真：提取S参数，看插损、回损是否达标
- 时域仿真：跑眼图，看裕量够不够
我的习惯： 仿真不是为了证明设计是对的，而是为了找出最坏情况。温度、电压、工艺角（PVT）都要覆盖到。
2.4.3 测——用数据说话
板子回来后，别急着上电。先测这些：
- TDR：看阻抗连续性，找反射点
- 眼图：看信号质量，测抖动
- S参数：看通道频域特性
2.4.4 改——迭代是常态
说实话，一次成功的SI设计很少见。大多数项目都要经历2-3轮改板。关键是：每次改板都要有明确的目标和验证手段。
血的教训： 我曾经为了赶项目，跳过前仿真直接画板。结果板子回来，DDR信号根本读不到数据。改板周期花了三周，项目延期一个月。从那以后，我再也不敢省仿真这一步。