2. 传输线理论入门：传输线模型、特性阻抗、反射与振铃现象

做高速PCB设计，绕不开传输线理论。说白了，信号在PCB上跑，不是像水管里流水那么简单。高频信号走的是电磁波，它需要一条“路”，这条路就是传输线。

我刚开始做硬件那会儿，觉得走线就是连上就行。结果板子回来，信号乱跳，眼图惨不忍睹。后来才明白，不懂传输线，高速设计就是瞎蒙。

2.1 传输线模型：信号到底怎么走的？

低频时，一根导线就是一根导线。信号沿着它流过去，地线回流，完事。但频率一高，情况就变了。

信号每时每刻都在感受它周围的环境。走线的每一小段，都有电阻、电感，还有和地平面之间的电容。这些分布参数，构成了传输线的分布参数模型。

我习惯把传输线模型拆成两部分看：

• 串联支路：单位长度的电阻（R）和电感（L）。电阻带来损耗，电感储存磁场能量。
• 并联支路：单位长度的电导（G）和电容（C）。电导代表介质漏电，电容储存电场能量。

你想想看，信号往前走，每走一小段，就要给这段的电容充放电，还要克服电感的阻碍。这就是信号传播的本质。

实际项目中，我们最关心的是微带线和带状线。微带线在表层，参考层在下面；带状线埋在介质里，上下都有参考层。这两种模型，是PCB走线的基础。

2.2 特性阻抗：传输线的“身份证”

特性阻抗，英文叫Characteristic Impedance，符号Z₀。这是传输线最重要的参数，没有之一。

它不是什么“阻抗”，而是传输线对行波呈现的瞬态阻抗。单位也是欧姆，但和电阻是两码事。

公式很简单：

Z₀ = √(L / C)

其中L是单位长度电感，C是单位长度电容。注意，这个公式忽略了损耗（R和G），工程上够用了。

为什么说它是“身份证”？因为一旦走线的线宽、介质厚度、介电常数定了，Z₀就定了。它不随长度变化，也不随频率剧烈变化（在一定范围内）。

参数	对Z₀的影响	项目中的常见调整
线宽增加	Z₀降低	想降阻抗，加宽走线
介质厚度增加	Z₀升高	想升阻抗，拉大层间距
介电常数增加	Z₀降低	换高介电材料，阻抗会降
铜厚增加	Z₀略微降低	厚铜板要注意阻抗控制

我记得有一次做DDR3设计，板厂反馈阻抗偏了。查了半天，是介质厚度没控制好。从那以后，我每次发板前，都会和板厂确认叠层结构和阻抗计算。

2.3 反射：信号撞墙了

信号在传输线上走，遇到阻抗变化的地方，就会发生反射。就像光从空气射入水面，一部分透过去，一部分弹回来。

反射的多少，用反射系数Γ来衡量：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

Z_load是负载端的阻抗，Z₀是传输线的特性阻抗。

• 匹配时：Z_load = Z₀，Γ = 0，没有反射。
• 开路时：Z_load = ∞，Γ = 1，信号全反射回来，幅度加倍。
• 短路时：Z_load = 0，Γ = -1，信号全反射回来，幅度反相。

反射会造成什么问题？波形畸变、过冲、下冲、振铃……这些都是高速信号的杀手。

我曾经调试过一个PCIe时钟信号，波形上有个大台阶。用TDR一测，发现是走线经过一个过孔，阻抗突变导致的。后来在过孔周围加了回流地过孔，问题解决了。

2.4 振铃现象：信号在“荡秋千”

振铃，就是信号在高低电平之间来回振荡，像敲钟后的余音。它是由多次反射造成的。

想象一下：驱动端发出一个上升沿，传到接收端。如果接收端不匹配，一部分能量反射回去。反射波回到驱动端，如果驱动端也不匹配，又会反射回来。这样来回弹，信号就振起来了。

振铃的幅度和持续时间，取决于反射系数和传输线的延迟。延迟越长，振铃周期越长。

解决振铃，常用的方法有：

1. 源端匹配：在驱动端串一个电阻，让驱动端阻抗等于传输线阻抗。
2. 终端匹配：在接收端并联电阻到地或电源，让负载阻抗等于传输线阻抗。
3. AC匹配：串联电容加电阻，只匹配交流信号，不消耗直流功耗。
4. 降低驱动强度：有些芯片可以调驱动电流，减小边沿速率，也能减轻振铃。

我个人最常用的是源端串联匹配。一个电阻搞定，简单有效。但要注意，电阻要靠近驱动端放，越近越好。

2.5 知识体系总览

下面这张图，把本章的核心逻辑串起来了。从传输线模型出发，引出特性阻抗，再到反射和振铃，最后落到工程实践。

嗯，到这里，传输线理论的核心内容就讲完了。记住，特性阻抗是基础，反射是根源，振铃是后果。搞懂了这三者的关系，高速PCB布线就有了理论支撑。