传输线理论：信号完整性的基石

各位工程师朋友，咱们今天聊传输线理论。说实话，这玩意儿是信号完整性里最基础、也最容易被忽视的部分。我见过不少项目，PCB 走线看起来没问题，一上高速信号就出幺蛾子——反射、过冲、振铃全来了。追根溯源，都是没搞懂传输线的基本概念。

你想想看，信号在 PCB 上跑，跟水流在管道里跑是一个道理。管道粗细变化、拐弯太多，水流就会产生涡流和冲击。传输线也一样，阻抗不连续、走线过长，信号就会反射、畸变。嗯，咱们今天就把这些概念掰开揉碎了讲清楚。

传输线，说白了就是由两条导体构成的信号通路。一条是信号路径，一条是返回路径。在 PCB 上，微带线、带状线、共面波导，都是传输线的具体形式。

我刚开始做设计时，总觉得走线就是根导线，能通就行。直到有一次调试一块 100MHz 的板子，时钟信号眼图惨不忍睹。用示波器一量，走线末端波形跟发射端完全两样。这才意识到：当信号上升时间小于走线延迟的 2 倍时，导线就不再是导线，而是传输线了。

判断标准：如果走线长度 > 信号上升时间 × 光速 × 0.5（FR4 材质），就必须按传输线处理。

举个例子，一个 1ns 上升沿的信号，在 FR4 板材上（介电常数约 4.2），临界长度大约是：

临界长度 = 上升时间 × 光速 / (2 × √εr)
          = 1ns × 3×10^8 m/s / (2 × √4.2)
          ≈ 73mm

也就是说，只要走线超过 7.3 厘米，就得当传输线来设计。很多工程师在低速板子上习惯了，上了高速还按老思路走线，结果就是各种信号完整性问题找上门。

特性阻抗是传输线最重要的参数。它不是用万用表量出来的直流电阻，而是信号在传输线上感受到的瞬时阻抗。单位是欧姆，但跟电阻是两码事。

我记得第一次跟射频工程师合作，他开口就问：“这条线的特性阻抗是多少？”我当时一愣，心想走线还能有阻抗？后来才明白，特性阻抗决定了信号在传输线上怎么传播、会不会反射。

特性阻抗由四个因素决定：

常用的 PCB 叠层设计中，50Ω 单端走线和 100Ω 差分走线是业界标准。为什么是 50Ω？历史原因加工程便利，但既然大家都用，咱们就跟着走，省得匹配麻烦。

我的习惯：每次画板子前，先跟板厂确认叠层参数，用 Polar SI9000 或类似工具算好阻抗。别等板子打回来再测，那时候改都来不及。

很多初学者以为信号在 PCB 上是光速传播的。其实不然。信号在介质中的传播速度是：

v = c / √εr

其中 c 是光速（3×10^8 m/s），εr 是介电常数。FR4 的 εr 大约 4.2，所以信号速度大约是：

v = 3×10^8 / √4.2 ≈ 1.46×10^8 m/s

换算成更直观的单位：约 6 英寸/纳秒，或者说 150 ps/英寸。

传播延迟直接影响时序。DDR 走线要等长，就是为了保证所有信号同时到达接收端。我做过一个 DDR3 项目，数据线和地址线长度差了 500 mils，结果 setup time 怎么都调不过。后来把走线绕等长，问题就解决了。

避坑指南：我曾经以为等长就是物理长度相等，忽略了过孔和封装带来的延迟。实际上，一个过孔大约增加 50-100ps 的延迟，BGA 焊盘也有几十 ps。等长计算时一定要把这些因素算进去。

反射是传输线问题的核心。当信号遇到阻抗不连续点时，一部分能量继续向前，一部分被反射回来。反射系数 Γ 就是描述这个现象的：

Γ = (Z_load - Z_0) / (Z_load + Z_0)

其中 Z_load 是负载阻抗，Z_0 是传输线特性阻抗。

几种典型情况：

反射系数为正是同相反射，为负是反相反射。正反射会让信号过冲，负反射会让信号下冲。多次反射叠加，就形成了振铃。

我调试过一个 PCIe 接口，眼图闭合严重。用 TDR 一测，发现连接器处的阻抗从 85Ω 跳到了 110Ω。反射系数算出来约 0.13，虽然不大，但多次反射叠加后，信号质量就完蛋了。后来在连接器附近加了匹配电阻，问题才解决。

下面这张图把传输线理论的核心概念串起来了，方便大家理解它们之间的关系：

理论讲完了，说点实际的。传输线理论不是纸上谈兵，它直接指导 PCB 设计：

我的经验：做高速设计时，我习惯先做预布局，然后用仿真工具跑一下关键网络的阻抗和反射。发现问题早改，比等板子回来再飞线强一百倍。

传输线理论是信号完整性的根基。搞懂了特性阻抗、传播延迟和反射系数，你就能理解信号在 PCB 上到底是怎么跑的。下一节咱们会深入讲反射的具体影响和振铃的抑制方法，但前提是今天这些概念你得吃透。

嗯，今天就到这儿。回去拿示波器量量你板子上的时钟信号，看看有没有反射的痕迹。实践出真知嘛。