3. 感性耦合机制：互感对信号的影响、感性耦合电压路径、如何估算感性耦合串扰
讲完容性耦合，咱们来聊聊感性耦合。说实话，很多工程师对容性耦合比较敏感，却常常低估了感性耦合的破坏力。我在项目中遇到过好几次，明明把间距拉得够大了，串扰还是超标，最后查出来都是感性耦合在作怪。
感性耦合的本质是什么？说白了，就是一个信号回路中的电流变化，通过互感在另一个回路中感应出电压。你想想看，电流变化产生磁场，磁场穿过相邻回路，就会在那个回路里产生感应电动势。这就是法拉第电磁感应定律在PCB上的直接体现。
核心公式：
Vnoise = M × dIdriver / dt
其中M是互感系数，dI/dt是攻击信号的电流变化率。
这个公式告诉我们两件事：
① 电流变化越快（高频信号），感性耦合越严重；
② 互感越大，耦合越强。
3.1 互感对信号的影响
互感的影响，我习惯从两个维度来看：共模耦合和差模耦合。
共模感性耦合：当两个回路共享一部分返回路径时，比如共用一段地平面，电流变化会通过公共阻抗产生共模噪声。嗯，这里要注意，共模噪声虽然不会直接破坏差分信号的质量，但它会转化为辐射发射，EMC测试时很容易翻车。
差模感性耦合：这是更常见的情况。攻击信号的回流电流在受害回路中感应出差模电压，直接叠加在受害信号上。我在调试一块DDR3板子时，发现数据线在读取时总出现毛刺，后来定位到是地址线的感性耦合导致的。
| 耦合类型 | 产生条件 | 典型影响 | 抑制手段 |
|---|---|---|---|
| 共模感性耦合 | 共享返回路径 | EMI辐射增加 | 增加返回路径、使用地平面 |
| 差模感性耦合 | 相邻信号回路 | 信号毛刺、时序抖动 | 增大间距、正交布线 |
3.2 感性耦合电压路径
理解感性耦合，关键要搞清楚电压是怎么耦合过去的。我画个图帮你理清思路。
从图上你能看到，感性耦合的路径是磁场→感应电压→噪声叠加。这和容性耦合完全不同，容性耦合是电场直接通过寄生电容传递电荷，而感性耦合是磁场感应出电压。
我的经验：判断是容性耦合还是感性耦合，有个简单方法——看串扰波形。容性耦合产生的噪声通常是微分形状（尖峰），而感性耦合产生的噪声更接近方波的导数（正负脉冲对）。
3.3 如何估算感性耦合串扰
估算感性耦合串扰，我一般分三步走。别怕，不需要复杂的电磁场仿真，手算也能八九不离十。
第一步：估算互感M
对于两条平行走线，互感可以用这个经验公式估算：
M ≈ 2 × L × ln(1 + (2h / s)²) (nH)
其中：
L = 耦合长度（cm）
h = 走线到参考平面的高度（mm）
s = 走线间距（mm）这个公式适用于微带走线结构。我记得第一次用这个公式算出来的结果，和仿真结果误差在10%以内，够用了。
第二步：计算噪声电压
有了互感M，再知道攻击信号的电流变化率，就能算出噪声电压：
V_noise = M × dI/dt
举例：
假设 M = 5 nH，dI/dt = 100 mA/ns
V_noise = 5 nH × 100 mA/ns = 0.5 V0.5V的噪声，对于1.8V的DDR信号来说，已经相当可观了。我曾经遇到过类似的情况，噪声直接导致数据读取错误。
第三步：评估影响
算出来的噪声电压，要和受害信号的噪声容限做比较：
| 信号标准 | 典型电压摆幅 | 噪声容限 | 允许感性耦合噪声 |
|---|---|---|---|
| LVTTL (3.3V) | 3.3V | ±0.3V | < 0.15V |
| LVCMOS (1.8V) | 1.8V | ±0.18V | < 0.09V |
| DDR3 (1.5V) | 1.5V | ±0.15V | < 0.075V |
| DDR4 (1.2V) | 1.2V | ±0.12V | < 0.06V |
避坑指南：我曾经在估算时只考虑了单条走线的互感，忽略了多条走线同时切换的情况。实际上，当8条数据线同时从0翻转到1时，总互感耦合噪声是单条的8倍！所以估算时一定要考虑同时切换噪声（SSN）的叠加效应。
3.4 感性耦合的抑制策略
知道了怎么估算，接下来聊聊怎么抑制。我总结了几个实用方法：
- 增大间距：互感与间距的平方成反比，间距翻倍，互感降到原来的1/4。这是最直接的方法。
- 缩短平行长度：耦合长度越长，互感越大。能走短就走短，能走斜线就别走平行线。
- 使用地平面：完整的地平面可以减小回路面积，从而降低互感。我习惯在关键信号层相邻层铺地。
- 正交布线：相邻层走线互相垂直，磁场耦合最小。这个在多层板中特别好用。
- 增加返回路径：在攻击信号和受害信号之间加一条地线，可以切断磁场耦合路径。
我的习惯：在布局阶段，我会先画出所有高速信号的回路面积，然后找出面积大的回路，优先处理。回路面积每减小一半，感性耦合噪声就降低一半，性价比很高。
感性耦合的估算和抑制，说到底就是控制互感和控制电流变化率。电流变化率由芯片驱动能力决定，我们能做的主要是控制互感。而控制互感，核心就是控制回路面积和走线间距。记住这个原则，你在PCB布局时就能少踩很多坑。