4、PCB Layout 核心规则:电源回路最小化、大电流走线宽度计算、地平面完整性

各位工程师朋友,咱们接着聊。上一章讲了原理图层面的坑,这一章咱们把目光放到 PCB Layout 上。说实话,我见过太多设计,原理图看着挺完美,一上电就冒烟,十有八九是 Layout 出了问题。

电源回路、大电流走线、地平面——这三个东西,是 PCB 设计的命门。你把这三点拿捏住了,板子至少能稳定工作。要是没处理好,轻则纹波大、发热严重,重则直接冒烟给你看。

我个人习惯,画板子之前,先花半小时把这三个核心规则在脑子里过一遍。别急着拉线,想清楚了再动手,比后期改板子省事多了。

PCB Layout 三大核心规则 PCB Layout 核心规则 电源回路最小化 减少寄生电感,降低噪声 大电流走线宽度计算 温升控制,载流能力 地平面完整性 低阻抗回流路径 回路面积小 输入输出紧邻 IPC-2152 标准 铜厚与温升 完整不分割 过孔阵列 核心逻辑 电源回路最小化 → 降低寄生电感 → 减少电压尖峰 大电流走线宽度 → 控制温升 → 避免铜箔熔断 地平面完整性 → 低阻抗回流 → 抑制 EMI

4.1 电源回路最小化——别让电流绕远路

先说说电源回路。你想想看,电流从电源出来,经过负载,再回到电源,这个回路越小,寄生电感就越小。寄生电感小了,开关噪声引起的电压尖峰自然就降下来了。

我在项目中遇到过一块 DC-DC 板子,输出纹波一直超标。查了半天,发现是输入电容放得太远,离芯片管脚差了将近 2 厘米。回路面积大了,寄生电感跟着大,开关瞬间的电压尖峰直接耦合到输出端。后来把电容挪到紧挨着芯片的位置,纹波立马降了一半。

回路最小化的几个要点:

  • 输入电容紧贴芯片管脚——距离越近越好,最好控制在 5mm 以内
  • 电源和地走线要平行且靠近——形成紧密的电流回路
  • 多层板优先用内层电源平面——平面间的介质很薄,回路电感极小
  • 开关节点(SW)走线要短而粗——减少辐射和寄生振荡

我的小技巧:画电源回路的时候,我会在 PCB 上把电流路径用高亮标出来,然后问自己一句:「这个回路能不能再缩小一点?」往往能发现优化空间。

4.2 大电流走线宽度计算——别让铜箔当保险丝

大电流走线宽度,这是个硬功夫。宽度不够,铜箔发热,轻则板子发烫,重则直接烧断。我见过有人用 10mil 的线走 3A 电流,结果上电没几分钟,铜箔就冒烟了。

计算走线宽度,业内常用 IPC-2152 标准。这个标准考虑了铜厚、温升、环境温度等因素。说白了,就是你要决定「允许铜箔热到多少度」,然后反推需要多宽的线。

下面这个表是我常用的参考数据,基于 1oz(35μm)铜厚、温升 10°C 的条件:

电流 (A) 外层走线宽度 (mil) 内层走线宽度 (mil) 备注
1 10 20 信号级电流
2 20 40 小功率电源
3 30 60 中等功率
5 60 120 功率级
10 150 300 大功率,建议加铜皮

注意,内层走线的散热条件比外层差,所以同样电流下,内层需要更宽的线。另外,如果允许更高的温升,线宽可以适当减小,但我不建议这么做——留点余量总是好的。

警告:千万不要只看表格数据就完事了。实际应用中还要考虑:

  • 环境温度——如果板子在 60°C 以上的环境工作,线宽要加 20%~30%
  • 铜厚——2oz 铜厚比 1oz 的载流能力翻倍,但成本也高
  • 走线长度——长走线会有压降,大电流下尤其明显

我曾经做过一个 48V 转 12V 的电源模块,输出电流 8A。按表格算,外层需要 120mil 左右的线宽。但我发现走线长度有 5cm,压降算下来有 0.2V,效率损失不小。后来我把走线改成了铜皮,宽度加到 200mil,压降降到了 0.08V,温升也控制得很好。

4.3 地平面完整性——别把地切成碎片

地平面,这是 PCB 设计的基石。一个完整的地平面,能提供低阻抗的回流路径,还能有效抑制 EMI。但很多工程师喜欢在地平面上乱切,今天走个信号线,明天挖个槽,结果地平面成了筛子。

你想想看,高速信号的回流电流,总是沿着阻抗最小的路径走。如果地平面被切断了,回流电流就得绕路,回路面积变大,辐射和串扰就跟着来了。

地平面完整性的核心原则:

  • 尽量保持地平面连续——不要在地平面上走长距离的信号线
  • 如果必须分割,确保分割两侧有足够的地过孔——让回流电流能跨过分割区
  • 模拟地和数字地要单点连接——连接点选在 ADC/DAC 芯片下方
  • 关键信号下方不要有地平面缝隙——比如时钟线、高速数据线

我记得有一次,一个同事设计的板子,EMI 测试总是过不了。我拿过板子一看,好家伙,地平面被一条 5cm 长的走线切成两半了。高速信号的回流电流被迫绕了一个大圈,辐射噪声直接超标。后来把那条走线挪到其他层,地平面恢复了完整,EMI 问题迎刃而解。

我的习惯:画完板子后,我会把地平面层单独显示出来,检查有没有被切断的地方。如果发现「孤岛」或者「细脖子」,一定要想办法处理。另外,在芯片下方多打一些地过孔,能显著降低地阻抗。

4.4 三个规则的协同效应

这三个规则不是孤立的,它们互相影响。举个例子:

  • 电源回路最小化 和 地平面完整性 是相辅相成的——回路小了,对地平面的依赖就小;地平面完整了,回路自然就小了。
  • 大电流走线宽度 会影响 电源回路——走线太宽可能拉长回路,需要权衡。
  • 地平面完整性 直接影响 大电流走线 的回流路径——地平面不完整,大电流的回流路径会变长,增加寄生电感。

所以,画板子的时候,要同时考虑这三个方面。我个人习惯是先规划好地平面,再处理电源回路,最后根据电流大小确定走线宽度。顺序对了,事半功倍。

最后提醒一句:Layout 阶段多花一小时,调试阶段少花一整天。别急着投板,先把这三个规则检查一遍。我曾经因为赶工期,忽略了地平面完整性,结果板子回来 EMI 测试不过,改了三版才搞定。教训深刻啊。