传输线理论：传输线模型、特性阻抗、反射系数、驻波比

各位硬件同仁，咱们今天聊传输线理论。说实话，很多做电源的兄弟觉得这是射频工程师的事，跟PI没关系。但我告诉你，高频电源网络里，传输线效应就是绕不过去的坎。我当年第一次做DDR4电源仿真，波形抖得跟心电图似的，查了半天才发现是走线阻抗没控好——从那以后，我再也不敢小看传输线了。

1. 传输线模型：从集总到分布

低频时，一根导线就是导线，电流从A到B，电阻R、电感L、电容C都集中在一个元件里。这叫集总参数模型。

但频率一高，波长变短，走线长度跟信号波长可比了。这时候电流在线上不是同时到达的，电压沿着线在变化。你想想看，一根10cm的走线，在1GHz下波长才30cm，线上不同点的电压能差好几倍。这时候就必须用分布参数模型。

传输线的分布参数模型，说白了就是把线切成无数小段，每段都有：

• R（串联电阻）—— 导体损耗
• L（串联电感）—— 磁场储能
• G（并联电导）—— 介质漏电
• C（并联电容）—— 电场储能

嗯，这就是经典的RLCG模型。每小段都满足基尔霍夫定律，但整条线就得用波动方程来解了。

2. 特性阻抗：传输线的“身份证”

特性阻抗Z₀，是传输线最重要的参数。它不是直流电阻，而是行波电压与行波电流的比值。对于无损传输线：

Z₀ = √(L/C)

单位是欧姆（Ω）。注意，它只跟线的几何结构和介质材料有关，跟线长没关系。

我在项目中遇到过最典型的例子：某款FPGA的电源去耦网络，PCB走线宽度从0.2mm突然变到0.5mm，特性阻抗从50Ω跳到了30Ω。结果电源纹波在交接处反射，直接导致PLL失锁。后来我把走线改成渐变过渡，问题才解决。

PCB结构	典型Z₀范围	常见应用
微带线（外层）	50~75 Ω	射频信号、时钟
带状线（内层）	40~60 Ω	高速数字、DDR
共面波导	50~100 Ω	射频前端、天线
电源/地平面	< 1 Ω	PDN低阻抗设计

3. 反射系数：阻抗不匹配的“罪魁祸首”

当信号沿着传输线走，遇到阻抗突变的地方，一部分能量会反射回来。反射系数Γ定义为：

Γ = (Z_L - Z₀) / (Z_L + Z₀)

其中Z_L是负载阻抗，Z₀是传输线特性阻抗。

• Γ = 0：完美匹配，无反射（Z_L = Z₀）
• Γ = 1：全反射，开路（Z_L = ∞）
• Γ = -1：全反射，短路（Z_L = 0）
• 0 < |Γ| < 1：部分反射

为什么会这样？说白了，能量守恒。入射功率 = 传输功率 + 反射功率。反射系数越大，传到负载的能量越少，而且反射波会跟入射波叠加，形成驻波。

4. 驻波比（VSWR）：反射的“可见指标”

驻波比（Voltage Standing Wave Ratio）是反射系数的另一种表达方式：

VSWR = (1 + |Γ|) / (1 - |Γ|)

VSWR = 1 表示完美匹配（无反射），VSWR → ∞ 表示全反射。工程上一般要求VSWR < 1.5，对应反射系数|Γ| < 0.2。

我习惯用VSWR来快速判断电源网络的匹配质量。比如DDR4的VTT电源，如果VSWR超过2.0，波形上就能看到明显的过冲和下冲，直接影响时序裕量。

VSWR	|Γ|	反射功率占比	工程评价
1.0	0	0%	完美
1.2	0.09	0.8%	优秀
1.5	0.20	4%	可接受
2.0	0.33	11%	需优化
3.0	0.50	25%	严重问题

5. 知识体系总览

下面这张图把传输线理论的核心逻辑串起来了。从模型到参数，再到反射和驻波，每一步都是环环相扣的。

6. 实战要点总结

好了，咱们把这一章的核心点捋一捋：

• 传输线模型：频率高了就别用集总参数，老老实实切小段算RLCG
• 特性阻抗：走线的“身份证”，由L和C决定，跟线长无关
• 反射系数：阻抗不匹配的直接后果，Γ越接近0越好
• 驻波比：工程上最直观的匹配指标，VSWR < 1.5是基本要求