4、纹波抑制技术：输出电容选型、LC滤波设计、PCB布局对纹波的影响
纹波这东西，说白了就是电源输出端不干净的那部分交流分量。很多工程师一看到纹波超标，第一反应就是换电容、加电感。但实际效果往往不尽人意。我这些年调试过的电源板少说也有上百块，真正把纹波压下去的，靠的不是堆料，而是理解三个关键环节：输出电容怎么选、LC滤波怎么搭、PCB布局怎么走。咱们一个一个拆开聊。
核心观点：纹波抑制不是单一器件的功劳，而是电容、电感、布局三者协同的结果。任何一个环节掉链子，其他环节再努力也白搭。
4.1 输出电容选型：ESR 才是主角
很多人选输出电容只看容量，觉得越大越好。其实不然。对于纹波抑制来说，等效串联电阻（ESR） 才是真正的关键参数。你想想看，纹波电流流过电容时，会在 ESR 上产生压降，这个压降直接叠加到输出电压上。ESR 越大，纹波电压就越大。
我记得有一次帮客户调试一个 5V/3A 的 buck 电路，输出纹波始终在 80mV 左右，怎么都降不下去。客户用了两颗 470µF 的铝电解电容，容量够大了吧？但 ESR 高达 0.3Ω。我建议换成同样容量的钽电容，ESR 只有 0.05Ω，纹波直接降到了 25mV。这就是 ESR 的威力。
| 电容类型 | 典型 ESR（@100kHz） | 纹波抑制能力 | 适用场景 |
|---|---|---|---|
| 铝电解电容 | 0.1 – 1.0 Ω | 一般 | 大容量、低频滤波、成本敏感 |
| 钽电容 | 0.05 – 0.3 Ω | 较好 | 中等容量、中等频率、体积受限 |
| 陶瓷电容（MLCC） | 0.001 – 0.01 Ω | 优秀 | 高频去耦、小容量、高频开关电源 |
| 聚合物电容 | 0.005 – 0.05 Ω | 优秀 | 低 ESR 需求、高纹波电流、长寿命 |
我的选型习惯：对于开关频率在 100kHz – 1MHz 的电源，我通常用一颗低 ESR 的陶瓷电容（10µF – 100µF）并联一颗铝电解或聚合物电容（100µF – 1000µF）。陶瓷电容负责高频纹波，大电容负责低频分量和储能。这样搭配，纹波抑制效果比单用任何一种都好。
4.2 LC 滤波设计：二阶滤波的实战要点
当单级电容滤波不够时，就该上 LC 滤波了。说白了就是在输出端串一个电感，再加一级电容，形成一个二阶低通滤波器。这个结构对高频纹波的衰减能力非常强，理论上每增加一个 LC 级，纹波衰减 40dB/decade。
但实际设计时，有几个坑必须避开。我曾经在一个 12V 转 3.3V 的模块上加了 LC 滤波，结果纹波不但没降，反而出现了低频振荡。查了半天才发现是电感和电容的谐振频率刚好落在开关频率附近，产生了谐振峰。
LC 滤波设计三步走
- 确定截止频率：一般取开关频率的 1/10 到 1/20。比如开关频率 500kHz，截止频率设在 25kHz – 50kHz。
- 选择电感值：根据截止频率和电容值计算。公式是 fc = 1 / (2π√(LC))。电感值不宜太大，否则直流压降和体积都会增加。
- 注意阻尼：LC 滤波器本身是二阶系统，如果没有阻尼，在谐振频率附近会有增益峰。我习惯在电感上并联一个小电阻（几欧到几十欧），或者在电容上串联一个小电阻，来抑制谐振。
避坑指南：我曾经在批量生产时发现，同一批 LC 滤波板子，有的纹波正常，有的却出现 200mV 的尖峰。最后定位到是电感的饱和电流不一致。当负载电流接近电感饱和电流时，电感量急剧下降，滤波效果大打折扣。所以选电感时，饱和电流至少要留 1.5 倍余量。
4.3 PCB 布局对纹波的影响：看不见的寄生参数
很多工程师把原理图设计得完美无缺，结果打样回来一测，纹波超标。问题出在哪？PCB 布局。你想想看，走线有电阻、有寄生电感，这些寄生参数在高频开关电流下会产生额外的压降和噪声。
我见过最夸张的一个案例：客户在 layout 时把输出电容放在离电源芯片 3 厘米远的地方，中间还绕了个弯。结果纹波从设计值的 20mV 飙升到 150mV。原因很简单——走线寄生电感让电容的高频去耦效果几乎归零。
PCB 布局的黄金法则
- 输出电容紧贴电源芯片：距离不要超过 5mm，走线越短越宽越好。高频回路面积要最小化。
- LC 滤波器的地线要独立：电感和电容的 GND 端要直接回到电源芯片的 GND 焊盘，不要和其他电路共享地线。否则纹波电流会通过公共地干扰其他电路。
- 使用多层板：如果条件允许，用四层板。中间层做完整地平面，顶层走功率回路，底层走信号。地平面可以显著降低寄生电感和回路阻抗。
- 避免直角走线：高频电流在直角处会产生辐射和反射。用 45 度角或圆弧走线。
我的一个实用技巧：在 layout 完成后，用仿真软件跑一下电流密度分布。如果发现某个走线电流密度超过 10A/mm²，说明那里会成为热点，纹波也会在那里耦合进来。提前优化，比事后飞线强得多。
4.4 知识体系：纹波抑制的三维协同
下面这张图是我自己总结的纹波抑制知识框架。三个维度——电容选型、LC 滤波、PCB 布局——缺一不可。你可以把它当作一个检查清单，每次设计电源时对照着过一遍。
4.5 实战案例：一个 3.3V 电源的纹波优化全过程
最后分享一个我实际做过的案例。一个 12V 转 3.3V/2A 的 buck 电源，原始设计输出纹波 120mV，要求降到 30mV 以下。
第一步：检查输出电容。原设计用了两颗 220µF/16V 铝电解电容，ESR 约 0.4Ω。我换成一颗 100µF 陶瓷电容（ESR 0.005Ω）并联一颗 330µF 聚合物电容（ESR 0.02Ω）。纹波从 120mV 降到 55mV。
第二步：加 LC 滤波。在输出端串一个 2.2µH 电感，再并一颗 22µF 陶瓷电容。截止频率约 22kHz，远低于 500kHz 的开关频率。纹波降到 18mV。
第三步：优化 PCB 布局。原 layout 中输出电容离芯片 15mm，走线宽度 0.5mm。我把电容移到芯片旁边 3mm 处，走线加宽到 2mm，并在底层加了一个完整地平面。最终纹波稳定在 12mV，完全满足要求。
经验总结：这个案例说明，纹波抑制不是靠单一手段就能搞定的。电容选型解决 ESR 问题，LC 滤波解决高频衰减问题，PCB 布局解决寄生参数问题。三步走下来，效果立竿见影。