4. 经典共源LNA拓扑：输入匹配、噪声优化、增益提升的完整推导

共源LNA，说白了就是单管放大加源极电感。这个拓扑我从研究生做到现在，流片不下十次，每次回测都能发现新问题。今天我把完整的推导思路拆开讲，你跟着走一遍，以后设计心里就有底了。

4.1 拓扑结构概览

先看基本结构。一个NMOS管，栅极串电感Lg，源极串电感Ls，漏极接谐振负载。嗯，就这么简单。但简单背后藏着三个核心矛盾：输入匹配要50Ω，噪声要最小，增益要够高。这三件事互相打架，怎么调和？

核心矛盾三角：

输入匹配 → 需要特定的Lg+Ls组合
噪声优化 → 需要特定的gm和偏置
增益提升 → 需要高gm和低损耗负载

三者不能独立设计，必须联立求解。

4.2 输入匹配条件推导

输入阻抗怎么算？从栅极看进去，小信号模型一画就清楚了。

栅极串联Lg，源极串联Ls，MOS管的Cgs在栅源之间。这三个元件构成一个串联谐振网络。谐振频率处，电抗部分抵消，只剩下实部。

关键来了：源极电感Ls会引入一个实部阻抗。这个实部是多少？

Zin = s(Lg + Ls) + 1/(sCgs) + gm·Ls/Cgs

注意最后一项 gm·Ls/Cgs，这就是Ls通过跨导gm映射到栅极的等效电阻。设计目标就是让这个等效电阻等于50Ω。

设计经验：

我一般先定Ls，再调Lg。Ls决定实部，Lg调谐振频率。记住：ω0 = 1/√[(Lg+Ls)·Cgs]。谐振频率要对准你的工作频段。

4.3 噪声优化：找到最优gm

噪声优化是LNA设计的灵魂。共源级的噪声主要来自两个地方：沟道热噪声和栅极感应噪声。

沟道热噪声电流密度：

i²nd = 4kT·γ·gm·Δf

栅极感应噪声：

i²ng = 4kT·δ·(ω²C²gs)/(5gm)·Δf

这两个噪声源是部分相关的。相关系数c ≈ j0.395。嗯，这个数字我记了十年，每次仿真都会回头看一眼。

噪声系数NF的完整表达式：

NF = 1 + (γ/α)·(ω0/ωT)·(Rs/Ropt) + (δ/5)·(ω0/ωT)·(Ropt/Rs) + 2·|c|·√(γδ/5)·(ω0/ωT)

其中 α = gm/gd0，ωT = gm/Cgs。

最优噪声匹配点在哪里？对Rs求导，令dNF/dRs = 0，得到：

Ropt = Rs·√[(5γ/δ)·(1 + |c|²)]

代入典型值（γ=2/3, δ=4/3, |c|=0.395），算出来Ropt ≈ 1.6·Rs。也就是说，最优噪声匹配的源阻抗比功率匹配的50Ω要大一些。

注意：

功率匹配（S11最小）和噪声匹配（NF最小）通常不在同一个偏置点。你需要根据系统指标做取舍。我曾经在一个5G接收机项目里，为了NF牺牲了2dB的S11，最终系统灵敏度反而更好。

4.4 增益提升：负载与带宽的平衡

增益由跨导和负载阻抗共同决定。共源级的电压增益：

Av = gm·Zload

Zload通常是LC谐振负载。谐振频率处，负载阻抗最大：

Zload_max = Q·ω0·Ld

Q值越高，增益越大，但带宽越窄。增益和带宽的乘积基本是常数：

Gain·BW ≈ gm/(2π·Ctotal)

想提升增益？要么加大gm，要么减小负载电容。加大gm意味着更大的电流和功耗，减小负载电容意味着更窄的带宽。没有免费的午餐。

参数	对增益影响	对噪声影响	对匹配影响
gm ↑	增益↑	噪声↓（沟道热噪声↑但信号增益更大）	实部↑，匹配点偏移
Ls ↑	增益不变	噪声↑（实部增大，噪声匹配变差）	实部↑，谐振频率↓
Lg ↑	增益不变	噪声不变	谐振频率↓
Ld ↑	增益↑（Q值↑）	噪声不变	不影响

4.5 完整设计流程

好了，理论讲完，咱们来点实际的。我总结了一套设计步骤，你照着走，基本不会翻车。

定工艺和功耗预算：先确定电流Id和电源电压Vdd。这决定了gm的上限。
选管子尺寸W/L：在给定Id下，调W/L使gm最大。同时注意Cgs不能太大，否则谐振电感会很小，片上实现困难。
计算Ls：令 gm·Ls/Cgs = Rs = 50Ω，解出Ls。这是输入匹配的实部条件。
计算Lg：令 ω0 = 1/√[(Lg+Ls)·Cgs]，解出Lg。这是谐振频率条件。
设计负载Ld：根据目标增益和带宽，选择Ld和并联电容Cd，使谐振频率对准ω0。
噪声验证：用NF公式估算，看是否满足指标。如果不满足，回到第2步调整W/L或Id。
版图与后仿：寄生参数会改变谐振频率，预留调谐余量。

避坑指南：

我曾经在一个24GHz的LNA设计里，前仿NF=1.2dB，后仿直接飙到2.8dB。查了三天，发现是源极电感Ls的寄生电阻太大。片上电感的Q值在毫米波频段下降很快，Ls的串联电阻会直接加到输入实部里，既恶化NF又破坏匹配。从那以后，我每次都会在电磁仿真里单独提取Ls的寄生参数。

4.6 设计实例：2.4GHz LNA

拿一个2.4GHz的案例来收尾。假设工艺是0.18μm CMOS，Vdd=1.8V，Id=5mA。

第一步，选管子。W=200μm，L=0.18μm，得到gm≈45mS，Cgs≈0.3pF。

第二步，算Ls。Ls = Rs·Cgs/gm = 50×0.3p/45m ≈ 0.33nH。嗯，这个值偏小，片上实现有点困难。实际中我会稍微调大W，让Cgs变大，Ls就能做大一点。

第三步，算Lg。ω0=2π×2.4G，Cgs=0.3p，Ls=0.33nH。Lg = 1/(ω0²·Cgs) - Ls ≈ 12.2nH - 0.33nH ≈ 11.9nH。这个值片上可以做，但面积不小。

第四步，负载设计。目标增益15dB，带宽200MHz。算出来Ld≈4nH，并联电容Cd≈1.1pF。

仿真结果：S11=-18dB，NF=1.5dB，增益=16.2dB。和手算基本吻合。

小技巧：

手算只是起点。实际设计时，我会在Cadence里跑参数扫描，把Ls和Lg各扫5个点，找到S11和NF的trade-off最优区域。别指望一次算准，仿真才是最终裁判。

共源LNA的推导就到这里。输入匹配、噪声优化、增益提升，这三件事你记住一个原则：先定偏置，再调匹配，最后优化负载。顺序错了，后面全是白费功夫。