2、偏置电流的物理来源：双极型运放的基极电流、CMOS运放的栅极漏电流，温度特性与工艺差异

偏置电流这东西，说白了就是运放输入端“偷偷溜走”的那点电流。很多工程师仿真时发现偏置电流对不上，第一反应是模型错了。其实不然——根源在于你不清楚它到底从哪来。

我个人习惯，拿到一个运放先看工艺类型。双极型还是CMOS？这决定了偏置电流的主要成分。今天咱们就把这个源头彻底讲透。

2.1 双极型运放：基极电流是主角

双极型运放的输入级，通常是差分对管。每个晶体管的基极都需要一个静态偏置电流，才能让管子工作在放大区。这个基极电流，就是偏置电流的主要来源。

我记得刚入行时，带我的老工程师跟我说：“你看运放数据手册上的I_B，其实就是基极电流的镜像。” 后来我自己做了一款双极型运放，才真正理解这句话。

基极电流的大小，由两个因素决定：

• 集电极电流I_C：输入级的工作电流越大，基极电流也越大。
• 电流增益β：β越高，基极电流越小。公式很简单：I_B = I_C / β。

举个例子，一个典型的双极型运放，输入级集电极电流设为20μA，β=100，那么每个输入端的基极电流就是0.2μA。嗯，这就是200nA。你想想看，如果β只有50，那基极电流就变成400nA了。

2.2 CMOS运放：栅极漏电流才是“隐形杀手”

CMOS运放的输入级是MOS管。理想情况下，栅极是绝缘的，没有直流电流流入。但现实世界没有完美绝缘——栅氧化层总会有漏电流。

这个漏电流，就是CMOS运放偏置电流的主要来源。它比双极型的基极电流小得多，通常在pA甚至fA量级。但别小看它，在高温或小尺寸工艺下，漏电流会急剧增加。

我在项目中遇到过一件事：一款0.18μm CMOS运放，常温下偏置电流只有1pA，仿真完全正常。但流片回来，在85°C环境下测试，偏置电流飙到了50pA。查了半天，原来是栅氧化层隧穿电流随温度指数上升。

CMOS偏置电流的组成，主要有三部分：

1. 栅氧化层隧穿电流：氧化层越薄，漏电流越大。先进工艺（如28nm以下）这个问题更严重。
2. PN结反向漏电流：输入保护二极管的漏电，温度敏感。
3. 沟道漏电流：亚阈值导通导致的漏电，尤其在短沟道器件中。

2.3 温度特性：谁更怕热？

温度对偏置电流的影响，双极型和CMOS完全不同。咱们直接看对比：

你想想看，CMOS在高温下偏置电流变化更剧烈。所以做高温应用（比如汽车电子），CMOS运放的偏置电流仿真一定要格外小心。

2.4 工艺差异：同一设计，不同结果

同一个运放电路，换一个工艺厂，偏置电流可能差几倍。为什么？

• 双极型工艺：β值在不同工艺厂差异很大。有的厂β=80，有的厂β=200。基极电流直接反比于β。
• CMOS工艺：栅氧化层厚度、掺杂浓度、边缘效应，都会影响漏电流。我记得有一次，从TSMC换到SMIC，同样的版图，偏置电流大了3倍——因为栅氧化层质量不同。

2.5 知识体系总览

下面这张图，把偏置电流的物理来源、温度特性和工艺差异串起来了。你可以把它当作本章的“思维导图”：