3、经典三运放架构：INA架构解析、共模抑制比（CMRR）与噪声的关联
仪表放大器（INA）的经典三运放架构，是模拟电路设计里的一块基石。我入行那会儿，第一次看到这个结构就觉得——嗯，这设计真漂亮。它用三个运放解决了两个核心问题：高输入阻抗和高共模抑制比。说白了，就是让传感器的小信号不被噪声淹没。
今天咱们就把它拆开看看。我会结合自己踩过的坑，聊聊这个架构到底怎么工作的，CMRR 为什么重要，以及它和噪声之间那点“剪不断理还乱”的关系。
3.1 经典三运放架构长什么样？
先看结构。三运放 INA 由两级组成：
- 第一级：两个运放（A1、A2）构成对称的差分输入级，中间跨接一个增益电阻 RG。
- 第二级：一个运放（A3）构成差分转单端的减法器，通常用四个等值电阻（R1~R4）搭建。
我习惯把第一级叫“输入缓冲+增益级”，第二级叫“差分转单端级”。这样好记。
核心公式（第一级增益）：
G1 = 1 + (2 × RF) / RG其中 RF 是 A1、A2 各自的反馈电阻（通常相等）。
总增益：Gtotal = G1 × G2，G2 由第二级减法器决定，通常为 1 或可调。
为什么第一级要这么设计？你想想看，RG 跨接在两个运放的反相输入端之间，它只对差分信号起作用。共模信号流过 RG 时，两端电位相同，电流为零。这就实现了“差分放大、共模跟随”——第一级只放大差分信号，共模信号原封不动地传下去。
我在项目中遇到过一个问题：RG 的布局走线太长，引入了寄生电感。高频时增益曲线变得很奇怪。后来我把 RG 紧贴运放引脚放置，问题就解决了。嗯，细节决定成败。
3.2 共模抑制比（CMRR）——INA 的灵魂指标
CMRR 的定义很简单：差模增益与共模增益的比值。
CMRR = Ad / Ac通常用 dB 表示：CMRR (dB) = 20 × log10 (Ad / Ac)。
但实际电路里，CMRR 不是一成不变的。它受三个主要因素影响：
| 影响因素 | 对 CMRR 的影响 | 我踩过的坑 |
|---|---|---|
| 电阻失配 | 第二级减法器的四个电阻只要有一个偏差 0.1%，CMRR 可能掉 20 dB | 曾经用 1% 电阻搭减法器，CMRR 只有 60 dB，换成 0.01% 后提升到 90 dB |
| 运放自身 CMRR | A1、A2 的 CMRR 直接叠加到总 CMRR 上 | 选型时只看带宽，没看 CMRR 曲线，低频还行，高频直接崩了 |
| 增益设置 | 增益越高，第一级对共模信号的抑制能力越强 | 低增益（G=1）时 CMRR 很差，后来我习惯把增益至少设在 10 以上 |
注意：CMRR 会随频率升高而下降。数据手册上给的 CMRR 通常是直流值，到了 1 kHz 可能已经掉了 10~20 dB。高频应用一定要看 CMRR vs 频率曲线。
3.3 CMRR 与噪声的关联——为什么它这么重要？
CMRR 和噪声的关系，说白了就是：CMRR 决定了共模噪声能“漏”进来多少。
现实世界里的传感器信号，往往只有几毫伏甚至微伏级别。但共模电压可能高达几伏甚至几十伏（比如电机驱动、电网监测）。如果 CMRR 不够高，共模电压的一小部分会“转化”成差模噪声，直接叠加到你的信号上。
举个例子：
- 传感器输出：10 mV 差分信号
- 共模电压：5 V（50 Hz 工频干扰）
- CMRR：80 dB（即 10000 倍）
共模电压转化到输入的等效噪声：5 V / 10000 = 0.5 mV。这已经是你信号的 5% 了！如果 CMRR 只有 60 dB，等效噪声就是 5 mV，信号完全被淹没。
我曾经调试一个医疗 ECG 前端，工频干扰怎么都滤不掉。折腾了两天，最后发现是 INA 的 CMRR 在高频段掉得厉害。换了一颗 CMRR 曲线更平坦的运放，再配合驱动屏蔽层，问题才解决。
我的经验：在 INA 的输入端加一个共模扼流圈（Common Mode Choke），可以有效抑制高频共模噪声。但要注意扼流圈的饱和电流，别让直流偏置把它搞饱和了。
3.4 三运放 INA 的噪声模型
噪声分析是模拟电路设计的必修课。三运放 INA 的噪声源主要有三个：
- 输入电压噪声（en）：A1、A2 的电压噪声，直接出现在输入端。
- 输入电流噪声（in）：流过源阻抗和反馈电阻，产生电压噪声。
- 电阻热噪声：RG、RF、R1~R4 都会贡献噪声。
总输入参考噪声（RTI）可以近似为：
en_total = √[ (en1² + en2²) + (in1² × Rs1² + in2² × Rs2²) + (4kTRG + 4kTRF × 2) ]注意：RG 越小，增益越高，但 RG 本身的热噪声也会被放大。这里有个权衡。
我一般会先估算源阻抗，再选运放。如果源阻抗高（比如几 kΩ），电流噪声就成了主角。这时候选 JFET 输入的运放更合适，因为它的电流噪声比双极性运放低好几个数量级。
3.5 架构对比：三运放 vs 其他 INA 方案
| 架构 | 优点 | 缺点 | 典型应用 |
|---|---|---|---|
| 经典三运放 | 高 CMRR、高输入阻抗、增益灵活 | 功耗较高、电阻匹配要求严 | 精密测量、医疗、工业 |
| 两运放 INA | 低功耗、低成本 | CMRR 较低、输入阻抗受限 | 电池供电、消费类 |
| 单片集成 INA | 激光修调电阻、CMRR 极高 | 增益固定或有限、价格高 | 高端精密仪器 |
我个人习惯：如果项目对成本不敏感，直接上集成 INA，省心。但如果是自己搭电路练手，三运放架构是必学的——它把模拟设计的很多核心概念都串起来了。
3.6 一张图看懂三运放 INA 的噪声与 CMRR 关系
下面这张 SVG 图，把三运放 INA 的核心逻辑画出来了。你可以看到信号路径、噪声源、以及 CMRR 如何影响最终输出。
3.7 实战建议：如何提升 INA 的 CMRR 并降低噪声
说了这么多理论，最后给几条我自己的实战经验：
- 电阻匹配是第一位的：第二级减法器的四个电阻，要么用 0.01% 的精密电阻，要么用集成电阻网络。我曾经用分立电阻搭过，CMRR 死活上不去，换了集成网络后立竿见影。
- 增益别设太低：我习惯把第一级增益设在 10 以上。增益越高，第一级对共模信号的抑制能力越强，CMRR 自然就上去了。
- 注意 PCB 布局：RG 的走线要短而粗，避免寄生电感。差分输入走线要等长、对称，减少共模到差模的转换。
- 加屏蔽和驱动：如果输入线缆很长，可以用 INA 的共模电压驱动屏蔽层（即“主动屏蔽”技术），能大幅降低外部耦合噪声。
- 选对运放：高频应用选 CMRR 曲线平坦的运放；高源阻抗应用选 JFET 输入的运放。
避坑提醒：我曾经在一个项目中，为了省成本用了通用运放搭 INA，结果 CMRR 只有 50 dB，信号完全被工频干扰淹没。后来换了专用 INA 芯片，CMRR 直接到 100 dB 以上。有些钱不能省。
三运放 INA 架构，说复杂也复杂，说简单也简单。你只要抓住两个核心：差分信号怎么放大，共模信号怎么抑制。剩下的就是电阻匹配、运放选型、PCB 布局这些工程细节了。多动手，多测试，慢慢就有感觉了。