2、去耦电容的陷阱：电容的ESR/ESL模型、谐振频率、反谐振效应、电容并联的误区
去耦电容，这玩意儿看着简单吧？两个引脚，一个焊盘，谁不会用？
但我跟你说，恰恰是这颗小小的电容，坑过无数硬件工程师。我自己就栽过跟头——有一块高速板，电源纹波死活压不下去，换了好几种电容都不行。最后发现，不是电容不够多，而是我根本不懂它的高频模型。
今天咱们就把电容的底裤扒干净。从ESR、ESL，到谐振频率，再到反谐振效应，最后聊聊并联电容的那些坑。
2.1 电容的真实模型：不只是C
理想电容只有一个参数：容值C。但现实中的电容，长这样：
ESL（等效串联电感）
──╴╴╴╴╴╴╴╴╴╴╴╴╴╴╴╴╴──
│ │
│ ESR（等效串联电阻） │
│ ──╴╴╴╴╴╴╴╴╴╴╴╴── │
│ │
│ C（理想电容） │
│ ──╴╴╴╴╴╴╴╴╴╴╴╴── │
│ │
└───────────────────────┘
说白了，一个实际电容 = 理想电容C + 串联电阻ESR + 串联电感ESL。
ESR来自电极、介质损耗。ESL来自引脚、内部结构。这两个寄生参数，决定了电容在高频下的表现。
关键认知：电容不是万能的。在低频段它像个电容，在高频段它像个电感。转折点就是它的自谐振频率（SRF）。
2.2 谐振频率：电容的“最佳工作点”
电容的阻抗公式：
Z = ESR + j(ωL - 1/ωC)当 ωL = 1/ωC 时，电抗部分为零，阻抗降到最低点——就是ESR。这个频率叫自谐振频率（SRF）。
我举个例子：
| 电容类型 | 容值 | 封装 | 典型SRF | ESR（典型） |
|---|---|---|---|---|
| MLCC（X7R） | 10μF | 0805 | ~4 MHz | ~5 mΩ |
| MLCC（X7R） | 0.1μF | 0603 | ~40 MHz | ~50 mΩ |
| MLCC（NP0） | 100pF | 0402 | ~400 MHz | ~100 mΩ |
| 钽电容 | 100μF | D型 | ~500 kHz | ~100 mΩ |
| 铝电解 | 1000μF | 径向 | ~50 kHz | ~500 mΩ |
看到没？大电容SRF低，小电容SRF高。所以去耦时，大电容管低频，小电容管高频。这个道理大家都懂，但实际做起来，问题就来了。
我的习惯：选去耦电容时，先看目标频率。比如DDR3的时钟是800MHz，那去耦电容的SRF最好在1.6GHz以上（二次谐波）。这时候0402封装的100pF NP0电容就比0805的0.1μF X7R靠谱得多。
2.3 反谐振效应：并联电容的“隐形杀手”
很多人觉得，电容并联越多越好。阻抗曲线不就是叠加嘛？
嗯，理论上没错。但实际呢？
两个不同容值的电容并联，会在它们的SRF之间产生一个阻抗尖峰——这就是反谐振效应。
为什么会这样？
你看，电容A在它的SRF附近呈低阻，电容B在它的SRF附近也呈低阻。但在两个SRF之间，电容A已经变成感性（因为频率超过它的SRF），电容B还是容性。电感和电容并联，就构成了LC谐振电路。在谐振点，阻抗会变得非常高。
我画个图你就明白了：
你看，红色实线在10μF和0.1μF的SRF之间，出现了一个明显的阻抗尖峰。这个尖峰的位置，就是反谐振频率。
我曾经踩过的坑：一块FPGA板，1.0V核心供电，我并了10μF+0.1μF+0.01μF三颗电容。结果在30MHz附近，电源阻抗飙到2Ω。FPGA内部逻辑在这个频率有大量开关动作，直接导致内核电压跌落超过5%，系统随机死机。后来换成同容值并联，问题解决。
2.4 电容并联的误区：你以为的“叠加”其实是“打架”
误区一：不同容值电容并联，覆盖更宽频段
这个说法对，也不对。对的是，确实能覆盖更宽频段。不对的是，反谐振效应会破坏中间频段的性能。
误区二：电容越多越好
你想想看，每颗电容都有ESL。并联太多，PCB走线、过孔引入的寄生电感反而会增大。我见过有人在一颗BGA旁边放了20颗0402电容，结果因为走线太长，高频去耦效果还不如只放8颗。
误区三：忽略安装电感
电容的ESL只是它自身的。焊盘、过孔、走线都会增加额外的串联电感。一颗0402电容的ESL大约0.5nH，但加上两个过孔和5mm走线，总电感轻松超过2nH。SRF直接下降一半。
| 安装方式 | 额外电感（典型值） | 对SRF的影响（以0.1μF为例） |
|---|---|---|
| 理想（无安装） | 0 nH | SRF = 40 MHz |
| 焊盘+短走线（2mm） | ~0.5 nH | SRF ≈ 32 MHz |
| 焊盘+过孔+走线（5mm） | ~1.5 nH | SRF ≈ 23 MHz |
| 焊盘+双过孔+长走线（10mm） | ~3.0 nH | SRF ≈ 17 MHz |
看到没？同样的电容，安装方式不同，SRF能差两倍多。
2.5 正确的去耦电容设计方法
说了这么多坑，那到底该怎么设计？我分享几个实战经验：
- 同容值并联优先
如果需要大容量，用多颗同容值电容并联。比如需要10μF，用4颗2.2μF并联，而不是1颗10μF+1颗0.1μF。同容值电容的SRF相同，不会产生反谐振。
- 容值跨度不超过10倍
如果必须用不同容值，相邻容值跨度不要超过10倍。比如10μF配1μF，而不是10μF配0.1μF。跨度越小，反谐振尖峰越弱。
- 最小化安装电感
电容尽量靠近负载引脚。走线越短越好，过孔越少越好。我个人的习惯是：0402电容的走线不超过3mm，过孔不超过1个。
- 使用PDN仿真工具
别靠感觉。用仿真工具（比如Cadence Sigrity、Ansys SIwave）跑一下PDN阻抗曲线。看到反谐振尖峰，及时调整容值组合。
- 预留调试位置
PCB上多留几个电容焊盘。调试时发现哪个频段阻抗高，再补对应的电容。我一般会预留20%的冗余位置。
核心原则：去耦电容设计的本质，是在目标频段内把PDN阻抗压到目标值以下。不是比谁电容多，而是比谁放得巧、放得准。
2.6 小结
电容不是你想的那么简单。ESR决定最低阻抗，ESL决定高频性能，SRF决定工作频段，反谐振效应是并联电容的隐形杀手。
记住三点：
- 同容值并联，避免反谐振
- 最小化安装电感，保住SRF
- 用仿真验证，别靠经验猜
嗯，这章就到这儿。电容的坑，你记住了几个？