PDN 的基本组成：从 VRM 到负载的完整路径
上一章我们聊了 PDN 为什么重要。这一章，咱们把 PDN 拆开看看。
PDN 说白了，就是一条给芯片送电的“高速公路”。从电源模块出发，一路经过各种器件，最终到达芯片的每一个晶体管。这条路修得好不好，直接决定了芯片能不能稳定工作。
我刚开始做 PI 的时候，总觉得 PDN 不就是电源和地嘛，能有多复杂？直到有一次，一块板子调了整整两周，纹波就是压不下去。后来发现，问题出在一个过孔上——位置偏了 5 毫米。嗯，从那以后，我再也不敢小看 PDN 的任何一个环节了。
核心观点：PDN 不是单一器件，而是一个由多个层级组成的阻抗网络。每一层都有它的作用，也都有它的局限。
2.1 从 VRM 到负载：电流的完整旅程
咱们先画一条完整的电流路径。你想想看，电流从 VRM 出来，要经过多少道关卡？
- VRM（电压调节模块）——源头，把输入电压转换成负载需要的电压
- Bulk 电容（大电容）——第一级储能，应对低频大电流变化
- PCB 走线/电源层——传输路径，把电能送到负载附近
- 去耦电容网络——多级小电容，应对高频瞬态电流
- 过孔与互连——连接不同层，是路径上的“瓶颈”
- 芯片封装/裸片——最终负载，对电压波动最敏感
这六个环节，缺一不可。任何一个环节出了问题，整个 PDN 的性能都会打折扣。
我个人习惯，在设计初期就把这条路径画出来。不是为了好看，而是为了看清楚：电流从哪里来，经过哪里，最终去哪里。这个习惯帮我避免过很多低级错误。
2.2 电源层与地层：PDN 的“高速公路”
电源层和地层，是 PDN 里最容易被忽视的部分。很多人觉得，不就是铺个铜嘛，有什么好讲究的？
其实不然。电源层和地层，本质上是一个平面电容。两层铜箔之间夹着介质，天然就有一个很小的电容值。这个电容虽然不大，但在高频段，它的作用非常关键。
| 参数 | 典型值 | 对 PDN 的影响 |
|---|---|---|
| 层间距 | 2-4 mil（0.05-0.1 mm） | 间距越小，平面电容越大，高频阻抗越低 |
| 介质介电常数 | 3.5-4.5（FR4） | 介电常数越高，平面电容越大 |
| 铜厚 | 0.5-2 oz | 铜越厚，直流电阻越小，但影响不大 |
| 平面尺寸 | 视板子而定 | 面积越大，平面电容越大 |
实战技巧：我建议在层叠设计时，把电源层和地层尽量靠近。比如 4 层板，把电源和地放在第 2、3 层，间距控制在 3 mil 以内。这样能白捡一个几十 pF 的平面电容，对高频去耦很有帮助。
还有一个常见的坑：电源层被分割。我在一个项目中遇到过，为了走信号线，把电源层切成了好几块。结果呢？电流绕了一大圈，路径电感暴增，高频噪声全进来了。后来不得不重新改板，教训深刻。
注意：电源层和地层尽量不要分割。如果必须分割，要确保分割线两侧有足够的回流路径，而且分割宽度不要超过 20 mil。
2.3 去耦电容网络：PDN 的“蓄水池”
去耦电容，是 PDN 里最常用的元件。但很多人对它的理解，还停留在“加几个电容就行了”。
实际上，去耦电容是一个多级网络。不同容值、不同封装的电容，负责不同频段的去耦。就像蓄水池，有大池子、中池子、小池子，分别应对不同大小的水流波动。
我一般把去耦电容分成三级：
- Bulk 电容（10-100 µF）——应对低频（< 1 MHz），放在 VRM 输出端和板边
- MLCC 电容（0.1-10 µF）——应对中频（1-100 MHz），放在负载附近
- 小容值电容（10-100 pF）——应对高频（> 100 MHz），紧贴芯片引脚
这里有个关键点：电容不是越多越好。我曾经见过一块板子，密密麻麻摆了 40 多个 0.1 µF 的电容。结果呢？高频阻抗反而更差了。为什么？因为电容并联太多，引入了额外的寄生电感，形成了谐振。
经验之谈：去耦电容的选型和布局，要遵循“少而精”的原则。每个频段选 2-3 个合适的电容，比堆一堆同容值的电容效果好得多。
选电容时，还要注意直流偏压特性。MLCC 电容在施加直流电压后，实际容值会下降。比如一个 10 µF 的电容，在 5V 偏压下可能只剩 4 µF。这个坑，我踩过不止一次。
| 电容类型 | 容值范围 | ESR（典型） | 适用频段 | 注意事项 |
|---|---|---|---|---|
| 铝电解 | 10-1000 µF | 几十 mΩ | < 1 MHz | 寿命有限，高温下容值下降快 |
| 钽电容 | 1-100 µF | 几 mΩ | < 10 MHz | 耐压要留余量，容易短路起火 |
| MLCC | 10 pF-100 µF | 几 mΩ | 1-500 MHz | 注意直流偏压，X7R 比 X5R 更稳定 |
2.4 过孔与互连：PDN 的“瓶颈”
过孔，是 PDN 里最容易被低估的环节。很多人觉得，过孔不就是打个孔嘛，能有多大影响？
你想想看，一个过孔的寄生电感，大约在 0.5-1 nH 之间。听起来不大，对吧？但在高频段，1 nH 的电感在 100 MHz 时，阻抗就有 0.6 Ω。如果电流变化率是 1 A/ns，这个过孔上产生的压降就是 0.6 V！对于 1.8V 的电源来说，这已经快 30% 的波动了。
我做过一个实验：同样的电路，用 4 个过孔并联代替 1 个过孔，高频阻抗下降了 60%。所以，过孔要并联使用，这是 PI 设计的基本功。
实战建议：电源和地过孔，至少用 2-3 个并联。如果空间允许，用 4-6 个更好。过孔间距控制在 30-50 mil，太近反而会因为互感效应降低效果。
互连方面，要注意回流路径。电流从电源层流到负载，必须有一个完整的回流路径回到地。如果回流路径被切断，电流就会绕路，形成一个大环路。环路越大，电感越大，噪声越严重。
我记得有一次，一个 FPGA 核心电压总是有 50 mV 的纹波。查了三天，最后发现是地平面被一条信号线切断了。把信号线挪开，纹波立刻降到 10 mV 以下。嗯，有时候问题就是这么简单，但就是容易被忽略。
2.5 PDN 组成结构总览
说了这么多，咱们用一张图把 PDN 的组成串起来。这张图我每次做 PI 培训都会用，算是我的“镇山之宝”。
这张图里，每个节点都代表 PDN 的一个组成部分。箭头表示电流的流向。你注意看，从 VRM 到负载，电流要经过 5 个环节。每个环节都有自己的阻抗特性，也都有自己的“短板”。
做 PI 设计，就是要找到那个最弱的环节，然后把它补强。有时候是电容不够，有时候是过孔太少，有时候是电源层被分割。没有万能药，只有对症下药。
总结一下：PDN 的基本组成，就是一条从 VRM 到负载的完整路径。电源层和地层提供低阻抗的传输通道，去耦电容网络提供多频段的储能，过孔和互连则是连接这些环节的“桥梁”。每一个环节都重要，每一个环节都可能成为瓶颈。