1. 电源网络基础概念：电压、电流、功率、纹波、噪声、负载调整率、线性调整率
做硬件设计这些年，我见过不少工程师一上来就画原理图，结果板子回来发现电源纹波大得离谱，或者负载一重电压直接掉到复位阈值以下。说白了，电源网络是整块板子的"心脏"，基础概念没吃透，后面全是坑。
这一章咱们就把电源网络的几个核心参数掰开揉碎讲清楚。你想想看，如果连纹波和噪声都分不清，怎么去审查别人的原理图？
核心观点：电源网络设计的本质，是在成本、面积、效率之间找到平衡点，同时保证电压精度、电流能力和噪声指标满足负载需求。
1.1 电压与电流——电源网络的"血压"和"血流量"
电压就是电源网络两端的电位差，电流是单位时间内通过截面的电荷量。听起来像教科书？别急，咱们说点实际的。
我在项目中遇到过一件事：一个FPGA核心供电标称1.0V，我选了颗LDO，手册写输出1.0V，精度±2%。结果板子回来FPGA死活不工作。一测电压，只有0.97V。为什么？因为LDO的dropout电压没算进去，输入电压不够，输出自然往下掉。
经验之谈：审查原理图时，别只看标称电压。要确认电源芯片的输入范围、dropout电压、负载瞬态响应。我习惯在原理图上用注释标出"实际工作电压范围"，方便自己和同事复查。
电流这块，很多人只看"最大输出电流"。但实际项目中，我更关注两个点：
- 峰值电流：负载启动瞬间或切换模式时的电流尖峰，可能持续几微秒到几毫秒
- 纹波电流：开关电源输出电容上的交流分量，直接影响电容寿命和发热
举个例子，一个DDR4内存的VDDQ供电，标称1.2V/2A。但DDR在读写切换时，电流变化率（di/dt）可能高达10A/μs。如果电源网络环路电感太大，电压会瞬间跌到1.1V以下，导致数据出错。
1.2 功率——效率与热设计的起点
功率P = V × I，这个公式谁都会。但实际审查时，我建议你算三笔账：
| 功率类型 | 计算公式 | 审查关注点 |
|---|---|---|
| 输入功率 | Pin = Vin × Iin | 输入保险丝、MOSFET、电感的额定值是否留有余量 |
| 输出功率 | Pout = Vout × Iout | 负载实际功耗是否在电源芯片规格内 |
| 损耗功率 | Ploss = Pin - Pout | 热设计：PCB铜箔宽度、散热过孔、散热器是否足够 |
我记得有一次审查一个12V转3.3V的DC-DC方案，输出3A，效率标称90%。算下来损耗功率是(12×0.917) - (3.3×3) ≈ 1.1W。设计者只用了普通FR4的2oz铜，没加散热过孔。我当场就说："这板子跑10分钟就得过热保护。"后来实测，果然如此。
注意：效率曲线不是平的。轻载时效率可能只有60%-70%，重载时可能掉到80%以下。审查时一定要看电源芯片的"效率 vs 负载电流"曲线图，确认在目标负载点效率达标。
1.3 纹波与噪声——一对"孪生兄弟"
很多人把纹波和噪声混为一谈。其实它们有本质区别：
- 纹波：与开关频率同步的周期性波动，频率固定（比如500kHz），幅度相对稳定。来源是开关管的导通/关断、电感和电容的充放电
- 噪声：高频随机尖峰，频率从几MHz到几百MHz，幅度随机。来源是开关管的开关瞬态、寄生电感电容的谐振、外部干扰耦合
你想想看，纹波像心跳，规律可预测；噪声像咳嗽，随机且难防。
我曾经调试过一个ADC采样电路，电源纹波只有5mVpp，但ADC输出一直有毛刺。用示波器一测，发现电源线上有200MHz的高频噪声，幅度虽然只有2mVpp，但刚好落在ADC的采样带宽内。后来在电源输出端加了一个铁氧体磁珠+100pF电容的π型滤波器，问题才解决。
审查技巧：看原理图时，注意电源输出端的滤波网络。如果只有一颗大电解电容，没有高频陶瓷电容，那噪声大概率会超标。我习惯在每路电源输出放一个"10μF+0.1μF+100pF"的组合，覆盖低频到高频的滤波需求。
1.4 负载调整率——电源的"承重能力"
负载调整率（Load Regulation）的定义是：当负载电流从最小值变化到最大值时，输出电压的变化百分比。
公式：Load Regulation = (Vmin_load - Vmax_load) / Vnom × 100%
说白了，就是电源在"空载"和"满载"之间切换时，电压能稳住多少。这个指标对数字电路尤其重要——FPGA、CPU在休眠和全速运行之间切换，电流可能从几十mA跳到几A，如果负载调整率差，电压掉下去，系统就复位了。
| 电源类型 | 典型负载调整率 | 适用场景 |
|---|---|---|
| LDO（低压差线性稳压器） | 0.01% - 0.1% | 对噪声敏感的模拟电路、RF电路 |
| DC-DC（开关电源） | 0.5% - 2% | 数字电路、大电流供电 |
| 电荷泵 | 1% - 5% | 小电流、低成本场景 |
我个人的习惯是：对于FPGA核心供电，负载调整率必须小于1%；对于DDR内存供电，必须小于0.5%。如果原理图上选的电源芯片达不到，我会直接打回去让硬件工程师换方案。
1.5 线性调整率——电源的"抗波动能力"
线性调整率（Line Regulation）的定义是：当输入电压在额定范围内变化时，输出电压的变化百分比。
公式：Line Regulation = (Vout_max - Vout_min) / Vout_nom × 100%
这个指标在电池供电的设备里特别重要。电池电压从4.2V降到3.0V，如果电源的线性调整率差，输出电压就会跟着飘。我见过一个手持设备，电池从满电到低电量，3.3V电源输出从3.32V掉到了3.18V，导致蓝牙模块频繁断连。
避坑指南：我曾经审查过一个原理图，设计者用了颗线性调整率标称0.2%的LDO，但没注意输入电压范围。实际输入是5V±10%，LDO的PSRR（电源抑制比）在低频段只有40dB。结果输入纹波直接耦合到输出，导致音频功放有"滋滋"声。后来换了一颗PSRR > 70dB的LDO，问题解决。
1.6 各参数之间的关联与权衡
这几个参数不是孤立的。我总结了一个"三角权衡"关系：
- 纹波/噪声 vs 效率：要降低纹波，就得加大输出电容或增加LC滤波级数，但这会增加损耗，降低效率
- 负载调整率 vs 响应速度：反馈环路带宽越宽，负载调整率越好，但环路稳定性变差，容易振荡
- 线性调整率 vs 输入范围：输入范围越宽，线性调整率越难做，需要更复杂的控制电路
实际项目中，我一般按这个优先级做决策：
- 先满足负载的电压精度和电流能力（这是底线）
- 再优化纹波和噪声（影响信号质量）
- 最后在效率和成本之间找平衡（影响产品竞争力）
审查清单（第1章总结）：
- ☐ 确认电源芯片的输入电压范围覆盖实际供电波动
- ☐ 确认最大输出电流 ≥ 负载峰值电流 × 1.2（留20%余量）
- ☐ 确认纹波指标满足负载敏感度要求（模拟电路 < 1mVpp，数字电路 < 10mVpp）
- ☐ 确认负载调整率 < 1%（对FPGA/CPU供电）
- ☐ 确认线性调整率 < 0.5%（对电池供电设备）
- ☐ 确认热设计：计算损耗功率，检查PCB铜箔宽度和散热措施
嗯，这一章的基础概念就讲到这里。这些参数是电源网络审查的"基本功"，后面每一章都会反复用到。你先把这些概念吃透，后面讲具体电路拓扑和审查技巧时，才能跟得上节奏。