4、层叠顺序设计：信号层与平面层的排列规则
层叠顺序，说白了就是决定哪一层放信号、哪一层放电源或地。我见过不少工程师一上来就堆层数，结果EMI问题一大堆。其实顺序排对了，很多麻烦能提前避免。
4.1 信号层与平面层的基本排列规则
先讲最核心的一条：信号层必须紧邻参考平面层。这个参考平面可以是地平面，也可以是电源平面。为什么？因为信号的回流路径需要紧贴着走线层，回路面积越小，辐射越少。
我个人习惯把高速信号层放在第二层或倒数第二层，紧挨着完整的地平面。这样回流路径最短，串扰也最小。
| 排列原则 | 说明 | 我的经验 |
|---|---|---|
| 信号层紧邻参考层 | 信号层与平面层间距尽量小 | 间距控制在4mil以内效果最好 |
| 电源与地成对出现 | 电源平面与地平面紧耦合 | 间距越小，平面电容越大 |
| 高速信号优先内层 | 避免表层走线直接辐射 | 我习惯把时钟线埋在第三层 |
| 敏感信号远离板边 | 板边20H区域不要走高速线 | 这个坑我踩过，后来改了 |
核心口诀：信号找平面，平面成对走，高速藏内层，敏感远离边。
4.2 对称性原则
对称性，是叠层设计的骨架。你想想看，一块PCB在回流焊炉子里走一遭，温度从室温升到260度再降回来。如果叠层不对称，板子就会像热了的薯片一样翘起来。
对称性包含两层意思：
- 层数对称：总层数最好是偶数，以中心层为轴左右对称
- 铜厚对称：对称位置的铜厚要一致，不能一边1oz一边0.5oz
我记得有一次做一块8层板，客户非要省成本，把底层铜厚减半。结果打样回来，板子翘了0.5mm，SMT贴片时吸嘴根本吸不准。后来老老实实改回对称设计，问题才解决。
下面这张图是我常用的对称叠层结构，你可以参考：
小技巧：对称不只是层数和铜厚，介质厚度也要对称。我一般要求板厂把PP片的叠构控制在±10%以内。
4.3 避免相邻信号层平行走线
这一点太重要了，我单独拿出来说。相邻两层如果都是信号层，而且走线方向平行，那串扰会大到让你怀疑人生。
为什么会这样？因为平行走线会产生容性耦合和感性耦合。两条线挨得越近、平行长度越长，串扰越严重。对于高速信号，这直接导致时序抖动和误码。
我的做法是：
- 相邻信号层走线方向正交：一层走X方向，另一层走Y方向
- 如果无法避免相邻：中间至少隔一层平面层
- 实在要平行：控制平行长度不超过300mil，且间距拉到3倍线宽以上
我曾经在一个项目中，把DDR数据线放在L3和L4，结果L3走南北、L4也走南北。仿真一看，串扰超标了8dB。后来把L4改成东西走向，串扰直接降了12dB。嗯，正交走线就是这么管用。
| 场景 | 推荐做法 | 不推荐做法 |
|---|---|---|
| 相邻信号层 | 走线方向正交（90度） | 同方向平行走线 |
| 同层信号线 | 间距≥3W，长平行段加地孔隔离 | 间距＜2W且平行长度＞500mil |
| 跨层信号 | 换层处加地过孔，提供回流路径 | 直接换层不接地孔 |
| 时钟与数据 | 时钟线用地线包围 | 时钟与数据线紧邻平行 |
警告：相邻信号层平行走线是EMC的大忌。如果你发现板子上有这种情况，赶紧改。我曾经见过一块板子因为这个问题，辐射测试超标20dB，最后只能加铜箔屏蔽，成本翻了一倍。
4.4 实际叠层案例对比
说了这么多理论，我拿两个实际案例来对比一下。一个是优化前的叠层，一个是优化后的。
案例A：优化前（问题叠层）
- L1: 信号（表层）
- L2: 信号（内层，与L1平行走线）
- L3: 地平面
- L4: 电源平面
- L5: 信号（内层）
- L6: 信号（底层，与L5平行走线）
问题：L1与L2相邻且平行，串扰严重；L5与L6同样问题；叠层不对称，板翘风险高。
案例B：优化后（推荐叠层）
- L1: 信号（表层，走X方向）
- L2: 地平面
- L3: 信号（内层，走Y方向，与L1正交）
- L4: 电源平面
- L5: 地平面
- L6: 信号（底层，走X方向）
优势：每个信号层都有紧邻的参考平面；相邻信号层走线正交；叠层完全对称。
总结一下：层叠顺序设计，说白了就是三件事——信号找平面、叠层要对称、相邻不走平。这三条做到了，你的PCB在EMC方面已经赢了80%。剩下的20%，靠布局布线和滤波去解决。