2. 电容的阻抗特性：理想电容 vs 实际电容（ESR、ESL、自谐振频率SRF）
做电源去耦设计，电容是最常用的元件。但说实话，教科书上那个「理想电容」在现实中根本不存在。
我刚入行那会儿，拿着一个 0.1μF 的 MLCC 去滤 100MHz 的噪声，结果示波器一看，噪声纹丝不动。当时我就懵了——明明仿真模型算出来阻抗很低啊？后来才明白，我用的模型是理想电容，而实际电容在高频下已经变成了一个电感。
这一节，我们就来彻底搞清楚：实际电容到底长什么样？
2.1 理想电容：教科书里的完美元件
理想电容的阻抗公式很简单：
Z = 1 / (2πfC)频率越高，阻抗越低。如果这个公式成立，那去耦就太容易了——随便选个大电容，高频噪声全被短路到地。但现实不是这样的。
理想电容的假设：
- 没有电阻损耗
- 没有寄生电感
- 频率响应无限宽
这三个假设，在实际电容中一个都不成立。
2.2 实际电容：寄生参数才是主角
一个实际电容，可以等效成三个元件的串联：等效串联电阻（ESR）、等效串联电感（ESL），以及理想电容 C。这就是我们常说的 RLC 串联模型。
它的阻抗公式变成了：
Z = √[ESR² + (2πfL - 1/(2πfC))²]你看，多了一项 2πfL。频率越高，这一项越大。到了一定频率，感抗会超过容抗，电容就不再是电容了——它变成了一个电感。
我的经验：很多工程师只关注电容值和耐压，却忽略了 ESR 和 ESL。我在一个 2GHz 的 FPGA 电源设计里，就因为用了 ESL 太大的插件电容，导致高频纹波完全没滤掉。后来换成 0402 封装的 MLCC，问题立刻解决。
2.3 自谐振频率 SRF：电容的「分水岭」
当容抗和感抗相等时，电容进入串联谐振状态。这个频率点就是自谐振频率（SRF）。
SRF = 1 / (2π√(L × C))在 SRF 处，容抗和感抗相互抵消，阻抗降到最低——只剩下 ESR。这是电容去耦效果最好的频率点。
低于 SRF，电容呈容性，阻抗随频率升高而下降。
高于 SRF，电容呈感性，阻抗随频率升高而上升。
说白了，电容只在 SRF 附近一个有限的频段内有效。超出这个范围，它就是个电感，不但不帮你滤波，反而会引入谐振问题。
我曾经踩过的坑：在一个 8 层板的 DDR3 设计中，我用了 10μF 的电容去滤 400MHz 的噪声。结果测试发现噪声反而被放大了。后来一查，这颗电容的 SRF 只有 3MHz，在 400MHz 下它已经是一个电感，和 PCB 上的寄生电容形成了并联谐振。嗯，从那以后，我选电容必看 SRF 曲线。
2.4 ESR 和 ESL 对阻抗曲线的影响
我们来看一张典型的实际电容阻抗曲线（示意图）：
从这张图可以清楚看到：
- 低频段（容性区）：阻抗随频率升高而下降，斜率 -20dB/dec
- SRF 点：阻抗最低，等于 ESR
- 高频段（感性区）：阻抗随频率升高而上升，斜率 +20dB/dec
ESR 决定了 SRF 处的最低阻抗值。ESR 越低，去耦效果越好。
ESL 决定了 SRF 的位置。ESL 越大，SRF 越低，有效频段越窄。
2.5 不同封装电容的典型参数对比
我整理了一份常用 MLCC 的典型寄生参数，供你参考：
| 封装 | 容值 (μF) | 典型 ESL (pH) | 典型 ESR (mΩ) | SRF 约值 (MHz) |
|---|---|---|---|---|
| 0402 | 0.1 | ~400 | ~20 | ~25 |
| 0603 | 0.1 | ~600 | ~30 | ~20 |
| 0805 | 0.1 | ~800 | ~40 | ~18 |
| 0402 | 1.0 | ~400 | ~10 | ~8 |
| 0603 | 1.0 | ~600 | ~15 | ~6.5 |
| 0805 | 1.0 | ~800 | ~20 | ~5.6 |
我的选型习惯：对于 100MHz 以上的高频去耦，我优先选 0402 封装、容值 0.1μF 或更小的 MLCC。因为它的 ESL 最小，SRF 最高。对于低频去耦（10MHz 以下），可以用 0603 或 0805 的大容值电容，但要注意 ESR 不能太大，否则压降会超标。
2.6 实际设计中的注意事项
了解了这些特性后，在实际布局时要注意几点：
- 电容离负载越近越好——走线会引入额外的 ESL，把 SRF 往低频推
- 多个小电容并联——可以降低总 ESL，提高 SRF，拓宽去耦频段
- 不同容值搭配使用——大电容负责低频，小电容负责高频，形成「去耦网络」
- 注意 PCB 过孔的影响——每个过孔大约有 1nH 的寄生电感，会显著降低去耦效果
我曾经犯过的错：在一个高速 ADC 的电源设计里，我把去耦电容放在了 PCB 背面，通过两个过孔连接到电源引脚。结果测试发现，10MHz 以上的噪声完全没滤掉。后来把电容移到正面、紧挨着引脚放置，高频噪声立刻下降了 15dB。两个过孔的电感，就把 SRF 从 25MHz 拉低到了 8MHz。
2.7 本章小结
实际电容不是理想电容。它有 ESR 和 ESL，有自谐振频率 SRF。去耦设计的关键，就是让电容的 SRF 对准你要滤除的噪声频率。选封装、选容值、摆位置，都是在和寄生参数做斗争。