2. 传输线理论：信号完整性的基石

做高速PCB设计，绕不开传输线理论。说白了，它就是信号完整性的物理基础。你想想看，信号在PCB上跑，不是理想导线，而是一段有阻抗、有延迟的传输结构。不理解这个，后面做仿真、调时序，基本就是瞎蒙。

我个人习惯，每次接手一个新项目，第一件事就是确认传输线模型。不是翻书，而是打开叠层结构，算一算特性阻抗。为什么？因为后面所有的反射、振铃、串扰，根源都在这里。

2.1 什么是传输线？

传输线，就是由两条导体构成的信号路径。一条是信号线，一条是参考平面（通常是地平面）。高频信号在线上传播时，电场和磁场会分布在线与参考平面之间，形成分布式的电感和电容。

我遇到过不少工程师，觉得低频时走线就是一根导线，高频时突然变成了传输线。其实不是。任何导线，只要信号频率高到波长与走线长度可比，就必须当作传输线来处理。这个临界点，一般经验是：走线长度 > 信号上升沿有效长度的 1/6。

传输线有两个关键参数：特性阻抗 Z₀ 和 传播延迟 Td。这两个值决定了信号在线上怎么跑、怎么反射。

2.2 特性阻抗：传输线的“身份证”

特性阻抗，不是用万用表量出来的直流电阻。它是传输线对高频信号的瞬时阻抗，单位是欧姆。公式长这样：

Z₀ = √(L/C)

其中 L 是单位长度电感，C 是单位长度电容。这两个值由叠层结构、线宽、铜厚、介质常数决定。

我刚开始做设计时，总觉得阻抗匹配是仿真工程师的事。直到有一次，一块DDR3板子跑不起来，波形惨不忍睹。后来一查，走线阻抗设计成60Ω，但终端匹配电阻是50Ω。反射率算下来接近10%，振铃幅度直接超标。嗯，从那以后，我再也不敢跳过阻抗计算了。

参数	典型值	影响因素
微带线 Z₀	50Ω ± 10%	线宽、介质厚度、介电常数
带状线 Z₀	50Ω ± 10%	线宽、介质厚度、铜厚
差分线 Z₀	100Ω ± 10%	线宽、间距、介质厚度

2.3 反射与振铃：信号完整性的头号杀手

信号在传输线上跑，遇到阻抗不连续点，就会发生反射。反射系数 Γ 的公式很简单：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

如果负载阻抗 Z_load 等于特性阻抗 Z₀，反射系数为0，完美匹配。如果不相等，一部分能量反射回去，一部分继续前进。

反射会导致什么？振铃。就是信号波形上出现过冲、下冲、来回震荡。我见过一块板子，时钟线因为过冲太大，直接把接收端的IO烧了。查了半天，发现是走线经过一个过孔，阻抗突变，反射叠加成了过冲。

振铃的严重程度，取决于反射系数和传输延迟。如果反射信号来回一次的时间，刚好与信号上升沿时间可比，就会形成明显的振铃。这就是为什么高速信号对走线长度那么敏感。

2.4 时域与频域分析：两种视角看信号

做SI仿真，离不开时域和频域两种分析手段。它们不是互斥的，而是互补的。

时域分析，看的是信号随时间的变化。TDR（时域反射计）就是典型工具。它发射一个快速上升沿，观察反射回来的波形，就能判断传输线上的阻抗不连续点在哪里、有多严重。

我习惯用TDR仿真来定位问题。比如一条走线，TDR波形在某个位置突然下降，说明那里阻抗偏低，可能是线宽变宽了，或者参考平面被切断了。

频域分析，看的是信号在不同频率下的表现。S参数就是频域工具。S11是回波损耗，S21是插入损耗。频域分析能告诉你，这条传输线在哪个频率点会出问题。

分析域	关注点	典型工具	应用场景
时域	波形、过冲、振铃、延迟	TDR、眼图	阻抗匹配、时序分析
频域	损耗、带宽、谐振	网络分析仪、S参数	通道建模、均衡设计

举个例子。一条走线，时域看波形没问题，但频域看S21在某个频率点突然掉下去。这说明这条线在那个频率有谐振。如果信号刚好有那个频率的分量，就会衰减严重。这就是为什么高速串行链路（比如PCIe、SerDes）必须做频域分析。

2.5 传输线知识体系总览

下面这张图，是我自己总结的传输线知识体系。每次培训新人，我都会先让他们看这张图，建立整体认知。

这张图把传输线理论拆成了四个核心模块。基本概念是基础，特性阻抗是核心参数，反射与振铃是常见问题，时域与频域是分析手段。每个模块之间都有逻辑关联，不是孤立的。

做SI仿真，说白了就是把这四个模块串起来。先理解传输线模型，再算阻抗，然后分析反射，最后用时域和频域工具验证。每一步都踩实了，板子才能一次成功。