第4章 时钟电路整改：从谐波根源到展频实战
时钟信号，说白了就是辐射超标的头号元凶。我做了十几年EMC整改，十块板子有八块问题出在时钟上。你想想看，时钟频率本身不高，但它的边沿那么陡，谐波能窜到GHz去。这一章咱们就把时钟的辐射机理、展频技术、走线布局和匹配器件选型一次性讲透。
4.1 时钟谐波辐射的物理本质
时钟信号是周期性的方波。方波在频域里是什么？基频加上无数奇次谐波。一个50MHz的时钟，它的3次谐波150MHz、5次谐波250MHz……能量衰减很慢。我在项目中遇到过一块板子，33.33MHz的时钟，辐射超标点却在433MHz——那是13次谐波。你想想，13次谐波还能把测试压线打穿，可见时钟的边沿有多陡。
核心公式（记在心里）：
谐波能量 ≈ (Tr / T)² · V² · (1 / n²)
其中Tr是上升时间，T是周期，n是谐波次数。Tr越小，高频谐波能量越大。
为什么会这样？因为时钟信号的上升沿越陡，频域里包含的高频分量就越多。一个1ns上升沿的时钟，有效带宽能到350MHz。如果走线不当、回流路径不连续，这些高频能量就会通过线缆、缝隙、散热孔辐射出去。
避坑指南：我曾经见过一个团队，为了追求时序裕量，把时钟驱动器的输出斜率调到最快。结果辐射超标6dB，怎么加磁珠都没用。后来把上升沿从0.8ns调到1.5ns，超标点直接消失。记住：不是所有设计都需要最快的边沿。
4.2 展频技术（SSCG）的应用
展频技术，说白了就是把时钟频率在中心频率附近做周期性调制。比如100MHz的时钟，让它以±1%的幅度、30kHz的速率来回扫。这样频谱能量就被摊开了，峰值能量能降3~6dB。我自己的习惯是：只要芯片支持SSCG，优先开启。
| 调制方式 | 调制幅度 | 调制速率 | 典型降幅 | 适用场景 |
|---|---|---|---|---|
| 中心展频 | ±0.5% ~ ±2% | 30 ~ 60 kHz | 3 ~ 5 dB | 通用时钟、DDR |
| 向下展频 | 0 ~ -2% | 30 ~ 60 kHz | 4 ~ 6 dB | USB、HDMI |
| 三角波调制 | ±1% | 31.5 kHz | 3 ~ 4 dB | 主流SoC |
| Hershey Kiss调制 | ±1.5% | 33 kHz | 5 ~ 7 dB | 高端处理器 |
我的经验：展频不是万能的。如果时钟走线本身是天线，展频只能降峰值，不能消除辐射。我遇到过一块板子，展频开了6dB，但走线长了2英寸，结果还是超标。先解决走线问题，再开展频，效果才明显。
展频的副作用是什么？时钟抖动会变大。对于DDR3/DDR4，一般允许±1%的展频幅度，不会影响时序。但如果你做的是千兆以太网或者高速ADC，展频可能引入不可接受的抖动。嗯，这里要注意：展频芯片的调制速率不能和电源纹波频率重合，否则会产生差拍干扰。
4.3 时钟走线布局要点
时钟走线，我总结了四个字：短、直、包、参。短就是走线尽量短；直就是少打过孔、少拐弯；包就是包地处理；参就是参考平面连续。
- 走线长度：时钟走线不要超过1.5英寸。超过这个长度，辐射风险指数级上升。我见过最夸张的是一块板子把50MHz时钟走了6英寸，结果整块板子都在辐射。
- 过孔数量：每个过孔引入约0.5~1nH的寄生电感。时钟走线过孔不要超过2个。如果必须换层，旁边加一个回流地过孔。
- 参考平面：时钟走线必须紧邻完整的地平面。不要跨分割，不要跨电源平面。如果跨了，回流路径被迫绕行，形成环形天线。
- 包地处理：时钟走线两侧各加一条地线，间距≥3倍线宽。地线上每隔100~200mil加一个地过孔。包地不是摆设，是实打实的屏蔽。
- 远离接口：时钟走线距离I/O接口、连接器、线缆至少500mil。否则时钟谐波会耦合到线缆上，变成天线辐射出去。
避坑指南：我曾经复查一块板子，时钟走线包地了，但包地的地线两端悬空，没有接到地平面。结果包地变成了寄生天线，辐射反而更严重。包地的地线必须两端接地，中间每隔一段加地过孔。
4.4 串联电阻与磁珠的选型
时钟输出端串联电阻或磁珠，目的是抑制过冲、减缓边沿、降低谐波能量。但选型不对，反而会出问题。我自己的习惯是：先试电阻，不行再换磁珠。
4.4.1 串联电阻选型
串联电阻的作用是和走线特性阻抗形成分压，同时和接收端的输入电容形成RC低通滤波。典型值在22Ω~47Ω之间。怎么选？看波形。
- 22Ω：适用于走线很短（<0.5英寸）、驱动能力强的时钟。过冲能压住，但边沿变化不大。
- 33Ω：最常用的值。走线1英寸左右，上升沿能减缓20%~30%。
- 47Ω：走线较长或驱动过强时用。但注意：电阻太大，信号幅度下降，可能造成接收端误判。
我的经验：选电阻时，用示波器看时钟接收端的波形。调电阻值，直到过冲小于10%且幅度不低于Vih_min。我一般从33Ω开始试，往上或往下调10Ω，看波形变化。不要只看仿真，实际PCB的寄生参数和仿真差很多。
4.4.2 磁珠选型
磁珠在低频段是低阻，高频段呈现高阻。用于时钟走线时，主要抑制谐波频段的能量。选型看三个参数：额定电流、DCR、阻抗-频率曲线。
| 参数 | 选型要求 | 我的建议值 |
|---|---|---|
| 额定电流 | ≥ 时钟驱动输出电流 × 1.5 | ≥ 50mA（一般时钟够用） |
| DCR（直流电阻） | 越小越好，避免压降 | ≤ 0.5Ω |
| 阻抗@超标频率 | 在超标频点阻抗 ≥ 300Ω | 600Ω@100MHz 常用 |
| 自谐振频率 | 高于超标频率 | ≥ 2× 超标频率 |
避坑指南：我曾经选了一颗磁珠，100MHz阻抗标称600Ω，但自谐振频率只有200MHz。结果板子上的333MHz谐波不仅没被抑制，反而因为磁珠进入容性区，和走线寄生电感形成了谐振，辐射更严重了。选磁珠一定要看阻抗-频率曲线，不能只看标称值。
磁珠和电阻怎么选？我个人的判断标准：如果超标频点低于300MHz，优先用电阻；如果超标频点在300MHz以上，或者电阻已经试过但效果不够，换磁珠。磁珠对高频的抑制能力比电阻强，但低频段几乎没效果。
4.5 实战案例：一个33.33MHz时钟的整改
去年我帮一个客户整改工控主板。33.33MHz时钟，辐射超标点在433MHz（13次谐波），超标5dB。板子情况：时钟走线2.3英寸，过孔3个，没有包地，输出端串了10Ω电阻。
我的整改步骤：
- 第一步：把10Ω电阻换成33Ω。波形过冲从18%降到8%，433MHz谐波降了2dB。还不够。
- 第二步：在时钟走线两侧加包地，每隔150mil加地过孔。又降了2dB。还差1dB。
- 第三步：把33Ω电阻换成600Ω@100MHz的磁珠。433MHz谐波再降3dB。超标点消失。
你看，三个措施叠加，每个贡献2~3dB，加起来就够了。不要指望一个器件解决所有问题。
本章核心要点：
- 时钟谐波辐射的根源是陡峭的上升沿和不连续的回流路径
- 展频技术能降3~6dB峰值，但不能替代走线优化
- 走线原则：短（≤1.5英寸）、直（≤2过孔）、包（包地接地）、参（参考平面连续）
- 串联电阻从33Ω开始试，磁珠看阻抗-频率曲线选
- 多个小措施叠加，效果比一个大力出奇迹更可靠