3、阻抗控制：PCB叠层结构、微带线与带状线
各位好，我是老周。今天咱们聊聊阻抗控制。说实话，这是信号完整性里最基础、也最容易被忽视的一环。我见过不少工程师，仿真做得花里胡哨，结果板子一回来，眼图全塌了。查到最后，往往是阻抗没控好。
你想想看，信号在PCB上跑，就像水在管道里流。管道粗细一变，水流就会反射、震荡。阻抗不连续，信号就会出问题。所以，控制阻抗，就是给信号铺一条“恒阻”的高速公路。
核心结论：特性阻抗是传输线的固有属性，由物理结构决定，与信号频率弱相关（在GHz以下基本恒定）。设计目标就是让这个值稳定在目标值（通常是50Ω或100Ω差分）。
3.1 PCB叠层结构——阻抗的“地基”
叠层结构决定了信号的回流路径和参考平面。我个人习惯，做高速设计前，第一件事就是跟板厂确认叠层。
常见的叠层结构有几种：
- 四层板：Top-GND-PWR-Bottom。信号层紧邻参考平面，回流路径短，阻抗好控。
- 六层板：Top-GND-Signal1-Signal2-PWR-Bottom。中间两层可以走高速信号，两侧有完整地平面屏蔽。
- 八层及以上：更多信号层和电源/地层交错，适合复杂系统。
这里有个关键点：参考平面必须是完整的地或电源。我曾经在一个项目里，为了走线方便，在参考平面上开了个槽。结果呢？信号绕道走，阻抗突变，串扰飙升。后来改版，老老实实把槽填了，问题才解决。
我的习惯：高速信号层一定要紧邻完整参考平面。如果必须换层，在换层处加地过孔，给回流信号搭桥。
3.2 微带线与带状线——两种主流传输线
PCB上的传输线，说白了就两种：微带线和带状线。它们的结构不同，特性也不同。
| 类型 | 结构 | 优点 | 缺点 |
|---|---|---|---|
| 微带线 | 信号线在表层，下方是介质和参考平面 | 容易加工，阻抗调整灵活 | 容易受外部干扰，辐射较大 |
| 带状线 | 信号线在两层参考平面之间 | 屏蔽好，串扰小，辐射低 | 加工难度大，阻抗控制更敏感 |
微带线就像露天跑道，信号跑得快但容易受风影响。带状线像隧道，信号跑得稳但施工要求高。嗯，这里要注意：微带线的有效介电常数比介质本身低，因为一部分场在空气中。所以同样线宽，微带线的阻抗会比带状线高。
避坑指南：我曾经在10Gbps的设计里用了微带线，结果EMI测试没过。后来改成带状线，问题才解决。高频或对EMI敏感的设计，优先考虑带状线。
3.3 影响特性阻抗的因素——线宽、介质厚度、介电常数
特性阻抗由三个核心参数决定：线宽（W）、介质厚度（H）、介电常数（εr）。公式我就不列了，咱们直接说结论。
3.3.1 线宽（W）
线宽越宽，阻抗越低。为什么？因为线宽宽了，单位长度的电容变大，阻抗自然下降。反过来，线宽窄，阻抗高。
我记得有个项目，客户要求50Ω阻抗，我算出来线宽是6mil。结果板厂说他们工艺极限是5mil。没办法，只能调整叠层，把介质厚度减薄，才把阻抗拉回来。
3.3.2 介质厚度（H）
介质厚度越大，阻抗越高。信号线和参考平面离得远，电容变小，阻抗就上去了。这个很好理解：距离远了，耦合弱了。
但要注意：介质厚度不是随便调的。太薄了，阻抗太低，信号衰减大；太厚了，阻抗太高，反射严重。一般控制在4-8mil之间比较常见。
3.3.3 介电常数（εr）
介电常数越高，阻抗越低。常见的FR4板材，εr在4.2-4.5之间。高频板材如Rogers，εr可以低到3.0左右。
这里有个坑：FR4的εr会随频率变化。低频时4.5，高频时可能降到4.0。如果你按4.5算阻抗，实际做出来可能偏高。我一般会取4.2作为设计值，留点余量。
总结一下：
- 线宽↑ → 阻抗↓
- 介质厚度↑ → 阻抗↑
- 介电常数↑ → 阻抗↓
这三个参数互相制约，设计时要综合考虑。
3.4 知识体系结构图
下面这张图，把本章的核心逻辑串起来了。你可以把它当作一个思维导图，方便记忆。
3.5 实际设计中的注意事项
最后，分享几个我在项目中踩过的坑：
- 别信理论值：理论计算只是起点。板厂的工艺偏差、铜厚、蚀刻因子都会影响实际阻抗。我建议每次打样前，都让板厂做阻抗测试条。
- 差分阻抗更敏感：差分对的阻抗不仅受线宽、介质影响，还受线间距影响。间距越大，耦合越弱，差分阻抗越高。设计时要注意保持间距一致。
- 转角处要圆滑：直角走线会导致阻抗突变。45度角或圆弧过渡，能减少反射。
一个小技巧：如果你不确定阻抗能不能控好，可以在PCB边缘留几对阻抗测试条。板厂做出来后，用TDR（时域反射计）一测，心里就有底了。
好了，这一章就到这里。阻抗控制是信号完整性的基本功，理解了它，后面的串扰、反射、时序分析才能站得住脚。希望你能在实际项目中多练练，慢慢就有感觉了。