PCB叠层结构设计：芯板与半固化片、介电常数与损耗因子、常见叠层结构分析

叠层结构，说白了就是PCB的“骨架”。阻抗能不能控住，信号完整性能不能过关，叠层设计占了七成功力。我见过不少工程师，一上来就急着画线、调阻抗，结果叠层没选对，后面怎么折腾都救不回来。

这一章，咱们把叠层的底裤扒干净。从材料到参数，从理论到实战，一次讲透。

芯板与半固化片：PCB的“肉”和“胶”

先搞清楚两个基本概念：芯板（Core）和半固化片（Prepreg，简称PP）。

• 芯板：两面已经覆铜的玻纤布+树脂固化板。它本身就是一个完整的“基板+铜箔”组合。厚度是固定的，比如0.1mm、0.2mm、0.5mm等。
• 半固化片：没有覆铜的玻纤布+半固化树脂。它像一张“胶膜”，用来把芯板粘在一起。压合时树脂融化、流动、再固化，把各层粘成一体。

我刚开始做高速板时，总以为PP只是“胶水”，随便选个厚度就行。结果有一次，一个10Gbps的SerDes通道，回损死活压不下去。查了半天，发现是PP层选太厚，导致参考平面间距过大，阻抗连续性出了问题。嗯，从那以后我再也不敢小看PP了。

介电常数与损耗因子：两个决定命运的数值

叠层材料有两个关键参数：介电常数（Dk, εr）和损耗因子（Df）。

介电常数（Dk），决定了信号在介质中的传播速度，直接影响阻抗值。公式大家都知道：

Z0 = 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))

（微带线近似公式，仅供参考）

Dk越高，阻抗越低。Dk变化1%，阻抗大约变化0.5%。所以，选材料时Dk的稳定性很重要。

损耗因子（Df），决定了信号在介质中的能量损耗。Df越大，高频损耗越严重。对于10Gbps以上的信号，Df是选材的核心指标。

材料等级	典型Dk（@1GHz）	典型Df（@1GHz）	适用场景
FR-4（普通）	4.2 - 4.5	0.015 - 0.020	低速数字、低频模拟
FR-4（高TG）	4.0 - 4.3	0.012 - 0.018	1-5Gbps，中等要求
M4 / 370HR	3.8 - 4.0	0.008 - 0.012	5-10Gbps，服务器/交换机
M6 / 4000-2	3.6 - 3.8	0.005 - 0.008	10-25Gbps，高速背板
PTFE / 陶瓷填充	2.8 - 3.5	0.001 - 0.004	毫米波、射频、>25Gbps

常见叠层结构分析

叠层结构千变万化，但万变不离其宗。我总结了三种最常见的结构，覆盖了90%以上的高速设计场景。

1. 四层板：最经典的入门结构

四层板是高速设计的“最小系统”。典型叠层：

• L1：信号层（微带线）
• L2：地平面（GND）
• L3：电源平面（PWR）
• L4：信号层（微带线）

这种结构，信号层紧邻参考平面，阻抗容易控制。L2和L3之间形成平面电容，对电源完整性也有帮助。

2. 六层板：高速设计的“甜点”

六层板是性价比最高的选择。推荐叠层：

• L1：信号层
• L2：地平面
• L3：信号层（带状线）
• L4：信号层（带状线）
• L5：电源平面
• L6：信号层

为什么说它是“甜点”？因为六层板提供了两个完整的带状线层（L3和L4），信号被上下两个参考平面夹在中间，屏蔽效果极好，串扰也小。同时，L2和L5作为完整的平面层，给电源和地提供了低阻抗路径。

我个人习惯，把最敏感的高速信号（比如时钟、SerDes）放在L3或L4的带状线层。普通信号走L1和L6的外层微带线。这样既保证了高速信号的质量，又降低了成本。

3. 八层板及以上：复杂系统的“标配”

当系统需要多个电源域、大量高速信号时，八层板甚至更多层是必须的。典型八层叠层：

• L1：信号层
• L2：地平面
• L3：信号层（带状线）
• L4：电源平面
• L5：地平面
• L6：信号层（带状线）
• L7：电源平面
• L8：信号层

这种结构，每两个信号层之间都隔着一个平面层，串扰控制得很好。L4和L5紧耦合，形成低阻抗的电源-地平面，对高频去耦非常有利。

叠层结构知识体系

下面这张图，把本章的核心知识点串起来了。你保存下来，以后设计叠层时拿出来对照一下。

这张图把叠层设计的三个核心维度——材料、参数、结构——串在了一起。你设计叠层时，从这三个维度去思考，基本不会跑偏。