4. 阻抗控制：单端阻抗、差分阻抗、共面波导、阻抗计算公式、阻抗条设计、阻抗测试（TDR）
阻抗控制，说白了就是让PCB上的信号线有一个稳定的特性阻抗。你想想看，高速信号在传输线上跑，如果阻抗不连续，信号就会反射，波形就会畸变。我刚开始做高速板时，总觉得阻抗控制是板厂的事，自己只管画线。结果有一块10Gbps的背板，回来测试眼图全关的，查了半天，就是阻抗没控好。从那以后，我再也不敢轻视这个环节了。
4.1 单端阻抗
单端阻抗，就是一根信号线对参考地平面的阻抗。最常见的单端阻抗是50Ω，射频和高速数字信号基本都用它。为什么是50Ω？说白了是历史原因——早期同轴电缆的衰减和功率容量折中下来，50Ω最合适。75Ω也有，主要用于视频和射频接收端。
单端阻抗的计算，核心是线宽、介质厚度、介电常数和铜厚。我习惯用Polar SI9000或者Saturn PCB Toolkit来算，但公式也得懂，不然板厂跟你扯皮时你心里没底。
单端阻抗计算公式（微带线）：
Z0 = 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))其中：h = 介质厚度，w = 线宽，t = 铜厚，εr = 介电常数
这个公式是近似值，实际工程中我建议用场求解器。但公式能帮你快速判断趋势——线宽越宽，阻抗越低；介质越厚，阻抗越高。嗯，这个逻辑要记牢。
4.2 差分阻抗
差分阻抗，就是一对差分线之间的阻抗。高速串行总线——PCIe、USB、SATA、HDMI——全用差分信号。差分阻抗通常定在100Ω，也有90Ω（USB 2.0/3.0）和85Ω（某些DDR5）的。
差分阻抗不仅跟线宽、介质有关，还跟线间距密切相关。间距越近，耦合越强，差分阻抗越低。我遇到过不少工程师，画差分对时只注意等长，忽略了间距对阻抗的影响。结果板子回来，差分阻抗偏了10%以上，眼图质量一塌糊涂。
我的经验：差分对设计时，先定阻抗目标，再反推线宽和间距。不要先画线再调阻抗，那样容易陷入死循环。我一般用Polar的差分阻抗计算器，输入目标阻抗，它会给出线宽和间距的组合。
4.3 共面波导
共面波导，就是信号线两侧有地铜，形成共面参考。这种结构在高频射频板里很常见。为什么用共面波导？因为顶层走线时，如果参考层离得远（比如多层板中间层是电源层），单靠底层参考不够，两侧加地铜能提供更近的返回路径，减少辐射。
共面波导分两种：
- 共面波导（CPW）：只有两侧地铜，没有底层参考
- 接地共面波导（GCPW）：两侧地铜 + 底层参考地
GCPW在高速PCB里更常用。我做过一个28GHz的毫米波板，用的就是GCPW结构。当时板厂反馈说线宽太细，加工不了。我调整了介质厚度和地间距，最终在可加工范围内把阻抗控在了50Ω±5%。
注意：共面波导的地铜间距（gap）不能太小，否则加工精度不够，阻抗偏差大。一般建议gap ≥ 3mil。另外，两侧地铜上要打足够多的地过孔，间距不超过λ/20，否则地铜会变成谐振腔。
4.4 阻抗计算公式与工具
阻抗计算，我推荐几个工具：
| 工具 | 类型 | 适用场景 | 我的评价 |
|---|---|---|---|
| Polar SI9000 | 场求解器 | 多层板、差分、共面波导 | 业界标准，精度高，但收费 |
| Saturn PCB Toolkit | 经验公式 | 快速估算、单端/差分 | 免费，够用，适合前期评估 |
| ADS LineCalc | 场求解器 | 射频/微波设计 | 精度高，但需要ADS环境 |
| HyperLynx | 3D场求解 | 复杂结构、过孔阻抗 | 最准，但慢，适合最终验证 |
我个人习惯：前期用Saturn快速估算，定下线宽间距范围；然后用Polar SI9000精确计算，给板厂出阻抗条；最后用HyperLynx或TDR实测验证。三步走，基本不会翻车。
4.5 阻抗条设计
阻抗条，就是PCB板边专门用来测试阻抗的测试线。板厂会根据你的阻抗条来调整工艺参数，确保实际阻抗达标。所以阻抗条设计得好不好，直接决定了板子的阻抗控制质量。
阻抗条设计要点：
- 长度：至少3英寸（约76mm），太短了TDR测试不准
- 位置：放在板边，靠近板角，方便测试探头接触
- 数量：每种阻抗类型至少一条，比如50Ω单端、100Ω差分各一条
- 结构：与板上实际走线完全一致——同层、同线宽、同间距、同参考层
- 标记：在丝印层标注阻抗值，方便测试人员识别
避坑指南：我曾经遇到一个项目，阻抗条设计没问题，但板厂反馈说阻抗偏了。查了半天，发现阻抗条的参考层跟实际走线不一样——阻抗条参考了电源层，而实际走线参考了地层。电源层和地层的介质厚度不同，阻抗自然对不上。所以，阻抗条必须跟实际走线完全一致，包括参考层。
4.6 阻抗测试（TDR）
TDR，时域反射计，是测阻抗的黄金标准。原理很简单：往传输线里发一个快沿脉冲，看反射回来的波形。反射的幅度和时间，就能算出阻抗值和故障位置。
TDR测试能告诉你三件事：
- 阻抗值：整条线的平均阻抗和局部阻抗
- 阻抗连续性：有没有突变点，比如过孔、拐角、焊盘
- 故障定位：开路、短路的位置，精度可以到毫米级
我一般要求板厂提供TDR测试报告，包含阻抗曲线图。合格的阻抗曲线应该是平坦的，波动不超过±10%。如果曲线有尖峰或凹陷，说明那个位置有阻抗不连续，需要排查。
我的习惯：TDR测试时，我会让测试人员把探头校准到测试点，然后测三次取平均。第一次测阻抗条，第二次测板上关键信号（比如DDR数据线、PCIe差分对），第三次测过孔区域。三次对比，基本能覆盖所有风险点。
4.7 知识体系总览
下面这张图，把阻抗控制的几个核心环节串起来了。你对照着看，心里就有谱了。
这张图把阻抗控制的四个核心分支和它们的关键参数都列出来了。你设计时，对照着检查，基本不会漏项。
4.8 实战总结
阻抗控制，说难不难，说简单也不简单。我总结了几条铁律：
- 设计阶段：用工具算，别凭感觉。线宽、间距、介质厚度，三个参数必须明确
- 出图阶段：阻抗条必须加，而且跟实际走线一致。别偷懒
- 生产阶段：跟板厂确认叠层结构和介电常数。不同板材的εr差异很大
- 测试阶段：TDR报告必须看，曲线不平坦就退货
嗯，做到这四点，阻抗控制基本不会出大问题。我见过太多工程师，设计时算得挺好，结果板厂换了板材没通知，回来阻抗全偏。所以，跟板厂的沟通一定要闭环，别想当然。