一、EMC基础概念：从三要素到设计流程
各位同学，咱们今天聊EMC。说实话，我刚入行那会儿，觉得EMC就是玄学——板子画好了，拿去一测，超标了，然后开始贴铜箔、加磁珠、调布局，跟碰运气似的。后来踩的坑多了，才明白EMC其实有章可循。
这一章，咱们先把地基打牢。你想想看，如果连电磁兼容的三要素都说不清楚，后面那些滤波、屏蔽、分层设计，学起来肯定一头雾水。
1.1 电磁兼容三要素
EMC的核心，说白了就三个东西：干扰源、耦合路径、敏感设备。任何一个EMC问题，你拿这三要素去套，都能找到根儿。
- 干扰源：产生电磁能量的源头。比如时钟芯片、开关电源、高速数据线、继电器触点火花。我见过最离谱的干扰源，是一个DC-DC模块的电感没做屏蔽，直接把旁边的Wi-Fi模块干到断连。
- 耦合路径：干扰从源头传到敏感设备的通道。分两种——传导耦合（通过导线、电源线、地线传）和辐射耦合（通过空间电磁波传）。
- 敏感设备：被干扰的对象。比如传感器前端、射频接收机、精密ADC。有一次项目里，ADC的采样结果老是跳，查了三天，发现是板子上的DDR走线辐射耦合到了模拟输入引脚。
核心口诀：治EMC，就是管住源、切断路、护住设备。三者缺一不可。
咱们用一张图把三要素的关系理清楚：
1.2 EMC与SI/PI的关系
很多工程师把EMC、SI（信号完整性）、PI（电源完整性）分开学，这是个大坑。我个人的理解是：SI/PI是EMC的“因”，EMC是SI/PI的“果”。
举个例子：DDR3的时钟线阻抗不连续，反射导致过冲。这首先是个SI问题。但过冲意味着高频分量变多，这些分量通过走线辐射出去，就成了EMC问题。你想想看，是不是这个理？
| 维度 | 关注点 | 与EMC的关系 |
|---|---|---|
| SI（信号完整性） | 波形质量、时序、阻抗匹配 | 过冲/振铃 → 高频辐射增加 |
| PI（电源完整性） | 电源纹波、去耦、PDN阻抗 | 电源噪声 → 通过供电回路耦合到信号线 |
| EMC（电磁兼容） | 辐射发射、传导发射、抗扰度 | SI/PI问题的外在表现 |
我的经验：做EMC设计，别等到板子回来再测。在原理图阶段把SI/PI仿真跑一遍，很多EMC隐患就提前暴露了。我曾经有个项目，仿真发现电源平面谐振点在125MHz，刚好和板上的以太网时钟重合——提前改了层叠结构，省了一轮改板费。
1.3 高速信号的定义
什么叫高速信号？很多人以为频率高才算高速。其实不然。我给出一个更实用的定义：当信号的上升时间足够短，以至于传输线效应不能忽略时，它就是高速信号。
判断标准很简单：
- 如果走线长度 > 信号上升沿对应的空间长度的 1/6，就必须按高速信号处理。
- 公式：
L_critical = Tr × v / 6，其中 Tr 是上升时间，v 是信号在PCB中的传播速度（约 6 in/ns 或 15 cm/ns）。
举个例子：一个100MHz的时钟，上升时间Tr=1ns。那么临界长度 L_critical = 1ns × 15cm/ns / 6 ≈ 2.5cm。也就是说，只要走线超过2.5厘米，就得当高速信号来设计——做阻抗控制、避免stub、控制回流路径。
注意：别只看时钟频率。很多低速总线（比如I²C、SPI）如果驱动器的边沿速率很快，同样会引发EMC问题。我曾经遇到一个I²C的SCL线，上升沿只有2ns，结果在100MHz频点测到了明显的辐射尖峰。
1.4 EMC设计流程
EMC设计不是最后补一补就能过的。我建议按下面这个流程走：
- 需求分析：明确产品要过哪个标准（FCC Part 15、CISPR 22/32、GB/T 9254等），确定限值和频段。
- 方案设计：选型时优先选EMC性能好的器件（比如展频时钟、低EMI的DC-DC）。
- 原理图设计：加滤波、加磁珠、规划去耦电容网络。
- PCB布局布线：分层、分区、控制回流路径、包地、阻抗匹配。
- 预测试与整改：板子回来先扫一遍近场，发现问题及时改。
- 正式认证：送实验室做标准测试。
下面这张图把流程串起来：
避坑指南：我曾经有个项目，为了赶进度，跳过了预测试环节，直接送实验室。结果辐射发射超标8dB，被迫紧急改板，交期延误了3周，多花了2万块加急费。从那以后，我每个项目都会在板子回来第一时间做近场扫描——半小时就能发现90%的问题。
好了，这一章的内容就到这里。EMC三要素、SI/PI的关系、高速信号的判断、设计流程——这些是后面所有章节的基石。你把这些吃透了，后面学滤波、屏蔽、分层设计，就会轻松很多。