3. 寄生电感来源：芯片封装电感、过孔电感、走线电感、平面电感的估算与模型
好，咱们进入正题。上一章聊了地弹噪声是怎么产生的，核心元凶就是寄生电感。那这些讨厌的电感到底藏在哪儿？怎么估算？怎么建模？今天我把这四个主要来源掰开揉碎了讲清楚。
说实话，我刚入行那会儿，总觉得电感是电感器才有的东西。直到有一次调试一块高速板，地弹噪声大得离谱，示波器上全是毛刺。我折腾了两天，最后发现罪魁祸首就是过孔——嗯，就是那个不起眼的小过孔。从那以后，我对寄生电感再也不敢马虎了。
3.1 芯片封装电感
芯片封装电感，说白了就是芯片内部从die到管脚那一段路径产生的寄生电感。你想想看，芯片内部的金线、引线框架、焊球，这些都是导体，只要有电流变化，就会产生感应电动势。
封装电感的典型值，跟封装形式关系很大。我整理了一个常用表格，方便你快速参考：
| 封装类型 | 典型电感值 (nH/引脚) | 适用场景 |
|---|---|---|
| QFP (四边扁平封装) | 3 ~ 8 | 低频、通用芯片 |
| BGA (球栅阵列) | 1 ~ 3 | 中高频、FPGA/处理器 |
| CSP (芯片级封装) | 0.5 ~ 1.5 | 高频、移动设备 |
| 倒装焊 (Flip-Chip) | 0.1 ~ 0.5 | 超高频、高性能计算 |
| WLCSP (晶圆级封装) | 0.3 ~ 0.8 | 便携式、IoT设备 |
封装电感的估算，有个简单公式可以用：
L_pkg ≈ L_bond + L_lead + L_ball
其中：
L_bond = 键合线电感 ≈ 1 nH/mm × 线长(mm)
L_lead = 引线电感 ≈ 0.5 ~ 2 nH (取决于引线长度和宽度)
L_ball = 焊球电感 ≈ 0.1 ~ 0.3 nH/球举个例子，一个QFP封装，键合线长2mm，引线电感1.5nH，焊球电感忽略（QFP没有焊球），那总封装电感大约是：1×2 + 1.5 = 3.5nH。嗯，跟表格里的范围对得上。
3.2 过孔电感
过孔电感，这是PCB设计里最容易忽略的坑。我见过太多工程师，觉得过孔就是个连接上下层的洞，随便打几个就行。结果呢？地弹噪声超标，EMI过不了。
过孔电感的估算，最常用的公式是：
L_via ≈ 2 × h × [ln(4h/d) + 1] (单位: nH)
其中：
h = 过孔长度 (mm)，也就是板厚
d = 过孔直径 (mm)这个公式看着有点复杂，我直接给你几个典型值：
| 板厚 (mm) | 过孔直径 (mm) | 估算电感 (nH) |
|---|---|---|
| 1.6 (标准FR4) | 0.3 | ≈ 1.2 |
| 1.6 | 0.5 | ≈ 1.0 |
| 0.8 (薄板) | 0.3 | ≈ 0.6 |
| 2.0 (厚板) | 0.3 | ≈ 1.5 |
降低过孔电感的方法，我总结了几条：
- 用大过孔：直径从0.3mm加到0.5mm，电感能降20%左右
- 多打过孔：电源和地引脚旁边至少打2-4个过孔
- 缩短过孔长度：能用薄板就别用厚板，能走表层就别走内层
- 避免过孔残桩：残桩就是过孔多出来的那截没用的铜，它就是个天线
3.3 走线电感
走线电感，这个比较好理解。PCB上的每一段走线，不管是电源线还是信号线，都有寄生电感。走线越长、越细，电感越大。
微带线（表层走线）的电感估算公式：
L_trace ≈ 0.2 × l × [ln(2l/w) + 0.5] (单位: nH)
其中：
l = 走线长度 (mm)
w = 走线宽度 (mm)带状线（内层走线）的电感会稍微大一点，因为回流路径更远。我一般直接用微带线公式再乘以1.2~1.5的系数，够用了。
给你几个直观的数字：
- 10mm长、0.25mm宽的走线，电感大约 3.5 nH
- 50mm长、0.5mm宽的走线，电感大约 15 nH
- 100mm长、1mm宽的走线，电感大约 28 nH
我个人习惯，在电源分配网络（PDN）设计中，把电源走线的电感控制在5nH以内。超过这个值，去耦效果就会明显变差。怎么做到？很简单——电源走线尽量短，尽量宽，实在不行就用电源平面。
3.4 平面电感
平面电感，指的是电源层和地层之间的寄生电感。很多人觉得平面就是个大铜皮，电感应该很小。没错，确实很小，但你不能忽略它。
平面电感的估算公式：
L_plane ≈ μ0 × h / w (单位: H)
其中：
μ0 = 4π × 10^-7 H/m (真空磁导率)
h = 介质厚度 (m)
w = 平面宽度 (m)这个公式算出来的是单位长度的电感。举个例子，FR4板材，介质厚度0.1mm（4mil），平面宽度10mm，那单位长度电感大约是：
L_plane = 4π × 10^-7 × 0.0001 / 0.01
≈ 12.6 nH/m
≈ 0.0126 nH/mm你看，每毫米才0.0126nH，比走线电感小两个数量级。这就是为什么高速设计一定要用电源平面——电感小，噪声就小。
| 介质厚度 (mil) | 平面电感 (nH/mm) | 等效走线电感 (nH/mm) |
|---|---|---|
| 2 | 0.0063 | 0.35 |
| 4 | 0.0126 | 0.35 |
| 8 | 0.0252 | 0.35 |
3.5 四种寄生电感的对比与模型
好了，四种寄生电感都讲完了。我把它们放在一起对比一下：
| 来源 | 典型值范围 | 降低方法 | 影响程度 |
|---|---|---|---|
| 芯片封装 | 0.1 ~ 8 nH | 选低电感封装、倒装焊 | 高 |
| 过孔 | 0.5 ~ 2 nH/个 | 多打过孔、用大孔径 | 中 |
| 走线 | 0.3 ~ 30 nH | 缩短走线、加宽走线 | 高 |
| 平面 | 0.006 ~ 0.05 nH/mm | 减小介质厚度 | 低（但不可忽略） |
下面这张图，是我做课程时画的寄生电感来源结构图，帮你理清它们之间的关系：
最后，说说怎么把这些电感放到模型里。做电源完整性仿真时，我一般这样处理：
- 芯片封装电感：用Spice子电路模型，或者直接查IBIS文件里的RLC参数
- 过孔电感：用集总电感元件，每个过孔串一个L_via
- 走线电感：用传输线模型（T-line），或者分段集总LC
- 平面电感：用分布式RLC网格，或者直接用2D场求解器提取
嗯，这一章内容不少。你把这些电感来源和估算方法吃透了，后面讲去耦电容怎么选、怎么放，就水到渠成了。记住一句话：寄生电感是地弹噪声的根源，控制住电感，就控制住了噪声。