传输线理论：信号完整性的基石

做高速设计这些年，我越来越觉得传输线理论就是信号完整性的“内功心法”。你想想看，为什么同样的芯片、同样的PCB叠层，有的人做出来信号眼图又大又清晰，有的人做出来却满眼都是噪声？说白了，差别就在对传输线的理解上。

这一章，我们就来聊聊传输线的几个核心概念：模型、特性阻抗、反射与匹配，还有TDR这个“透视眼”工具。

刚开始做设计时，我习惯把PCB走线当成一根理想的导线——信号从A到B，瞬间到达，没有损耗。但频率一高，这种想法就出问题了。

为什么？因为信号在走线上传播需要时间。当走线长度超过信号上升沿对应物理长度的1/6时，就不能再用集总参数模型了，必须用分布参数模型。

判断标准： 当走线延迟 > 信号上升时间的1/6时，必须按传输线处理。

例如：信号上升时间1ns，PCB板材介电常数4，信号速度约15cm/ns。那么1/6上升时间对应的走线长度约为2.5cm。超过这个长度，就要认真对待传输线效应了。

传输线的分布参数模型，用四个基本元件来描述单位长度的特性：

这四者共同决定了信号在传输线上的行为。我个人习惯把传输线想象成无数个微小的RLCG单元串联而成，每个单元都代表走线上的一小段。信号就像水波一样，在这些单元之间逐段传播。

特性阻抗是传输线最重要的参数，没有之一。它定义为行波电压与行波电流的比值：

Z₀ = √((R + jωL) / (G + jωC))

对于无损耗传输线（R=0, G=0），公式简化为：

Z₀ = √(L / C)

这个简化公式非常实用。它告诉我们，特性阻抗只取决于传输线的几何结构和材料特性，与信号频率、走线长度无关。

经验之谈： 我在项目中常用微带线和带状线。微带线（外层走线）的特性阻抗受相邻层参考平面距离、线宽、铜厚和介电常数影响。带状线（内层走线）则多了一个参考平面，阻抗控制更稳定，但加工成本略高。

常见的特性阻抗值：

嗯，这里要注意：特性阻抗不是用万用表能测出来的直流电阻。直流电阻是几毫欧到几百毫欧，而特性阻抗通常是几十欧姆。两者完全是两码事。

信号在传输线上传播时，如果遇到阻抗不连续点，就会发生反射。反射系数Γ定义为反射电压与入射电压的比值：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

从公式可以看出：

反射会导致信号过冲、下冲、振铃，严重时直接导致逻辑误判。

我曾经踩过的坑： 有一款DDR3设计，地址线末端匹配电阻从47Ω换成33Ω后，信号质量反而变差了。后来用TDR一测才发现，PCB走线的特性阻抗实际只有42Ω，不是设计值50Ω。末端匹配电阻和实际阻抗不匹配，反射更严重了。从那以后，我每次做高速设计都会先确认PCB厂家的实际阻抗控制能力。

常见的匹配策略：

TDR是我调试高速信号时最常用的工具之一。它的原理其实很简单：向被测传输线发射一个快速上升沿的阶跃信号，然后观察反射回来的波形。

反射波形的幅度和时间信息，可以告诉我们：

TDR的阻抗计算公式：

Z_DUT = Z₀ × (1 + ρ) / (1 - ρ)

其中ρ是反射系数，Z₀是TDR系统的参考阻抗（通常50Ω）。

实用技巧： 用TDR测量时，我习惯先校准到已知的开路、短路和50Ω负载。这样测出来的数据才可靠。另外，TDR的上升时间决定了分辨率——上升时间越快，能分辨的阻抗不连续点间距越小。比如35ps上升时间的TDR，理论上可以分辨约3.5mm的阻抗变化。

下面这张图展示了传输线理论的核心知识体系，我把它画成了结构图，方便你理解各个概念之间的关系：

这张图把传输线理论的四个核心模块串起来了。从模型到阻抗，从反射到TDR验证，每一步都环环相扣。我个人建议你把这个框架记在脑子里，以后遇到信号完整性问题，先想想问题出在哪个环节。

传输线理论看起来公式多，其实核心就几个点：