4、逻辑触发：通道逻辑组合与总线调试实战
逻辑触发，说白了就是让示波器学会“看条件”。
普通触发只能盯一个通道的边沿。但数字电路里，信号往往是多个通道共同决定的。比如你要抓一个片选信号拉低的同时，数据线上出现特定电平的时刻。这时候，逻辑触发就派上用场了。
我个人习惯把逻辑触发分成三类：通道逻辑组合、码型触发、状态触发。咱们一个一个说。
4.1 通道逻辑组合：AND、OR、NAND、NOR
这是最基础的逻辑触发模式。示波器会把多个输入通道的电平（0或1）做逻辑运算，结果满足条件时才触发。
| 逻辑类型 | 触发条件 | 典型应用场景 |
|---|---|---|
| AND | 所有指定通道同时为高 | 多路使能信号同时有效 |
| OR | 任意一个指定通道为高 | 中断请求信号监测 |
| NAND | 所有指定通道同时为低 | 总线空闲状态检测 |
| NOR | 所有指定通道均为低 | 复位状态确认 |
我在项目中遇到过一个问题：调试一个FPGA与ARM的通信接口，用AND触发抓“写使能+时钟上升沿”同时出现的时刻。结果死活抓不到。后来发现是FPGA输出的时钟摆幅不够，示波器没识别成高电平。把阈值从1.5V改到1.2V，问题立刻解决。
4.2 码型触发：按位匹配的精准捕获
码型触发是逻辑组合的升级版。你可以为每个通道单独指定高、低、任意（Don't Care）或上升/下降沿。示波器只在输入码型与预设完全匹配时才触发。
举个例子，你要抓一个8位并行总线上出现 0xA5 的时刻：
通道: CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH8
码型: 1 0 1 0 0 1 0 1
设置: H L H L L H L H设置时，把对应通道设为H（高）或L（低），不关心的位设成X（任意）。示波器会在所有位同时匹配的瞬间触发。
4.3 状态触发：时钟边沿的同步捕获
状态触发和码型触发很像，但多了一个时钟通道。示波器只在时钟的指定边沿（上升沿或下降沿）采样数据通道，判断是否匹配预设码型。
这玩意儿在同步总线调试里简直是神器。你想想看，数据在时钟边沿才有效，状态触发正好模拟了接收端的采样行为。
设置步骤一般是：
- 指定一个通道为时钟源（通常是CLK信号）
- 选择采样边沿（上升沿或下降沿）
- 为每个数据通道设置期望电平（H/L/X）
- 设置触发条件（等于、不等于、大于、小于）
核心区别：码型触发是“电平匹配就触发”，不管时钟。状态触发是“时钟边沿采样后匹配才触发”。前者适合异步信号，后者适合同步总线。
4.4 逻辑触发在总线调试中的实战
理论说完了，咱们来点实在的。我拿一个I²C总线调试的案例讲讲。
I²C总线有两条线：SCL（时钟）和SDA（数据）。要抓一个特定的写操作，比如“从设备地址0x50，寄存器0x03，写入数据0x7F”。
用逻辑触发怎么设？
- 第一步：把SCL接到CH1，SDA接到CH2
- 第二步：选择状态触发模式，CH1设为时钟，上升沿采样
- 第三步：设置码型序列。I²C的起始条件后，第一个字节是设备地址+读写位。0x50左移1位加写位0，得到0xA0（二进制10100000）
- 第四步：设置触发码型为：CH2 = 1,0,1,0,0,0,0,0（对应0xA0）
- 第五步：触发条件设为“等于”
这样示波器就会在检测到I²C总线上出现设备地址0x50的写操作时，立刻触发并捕获后续波形。
4.5 逻辑触发的知识体系
下面这张图帮你理清逻辑触发的整体脉络：
逻辑触发是数字调试的进阶技能。从简单的AND/OR组合，到复杂的码型和状态触发，再到总线协议调试，每一步都能帮你更精准地抓到想要的问题。
嗯，这里要注意：别一上来就设复杂的码型。先用手动触发确认信号质量，再用逻辑触发缩小范围。我见过太多人直接设个32位码型，结果触发条件太苛刻，示波器一整天都不动一下。
从简单的开始，逐步增加复杂度。这才是工程思维。