2. 地弹噪声的等效模型：寄生电感模型、地弹电压计算公式 V=L*di/dt、回路电流路径分析

上一章我们聊了地弹噪声是什么，说白了就是「地电位不干净了」。但光知道现象不够，做硬件的得能算、能测、能防。这一章我就把地弹的等效模型拆开给你看，核心就三个东西：寄生电感、V=L*di/dt、还有电流到底怎么跑。

先问个问题：你电路板上的地线，真的是 0Ω 吗？

直流下或许接近，但高频下完全不是。任何一段走线、一个过孔、一个封装引脚，都有寄生电感。我习惯把地弹噪声的源头归结为三个寄生电感：

这三个电感串联在芯片内部地和外部系统地之间，构成了地弹的「寄生电感网络」。你想想看，芯片内部开关电流要流回系统电源，必须经过这个串联电感。电流突变时，电感两端就会感应出电压——这就是地弹。

等效模型要点：

我在项目中遇到过一块 FPGA 板，空载时测地噪声只有 20mV，一跑高速接口直接飙到 400mV。后来查出来是 FPGA 底部散热焊盘没处理好，地回流走了很长一段窄走线，等效电感比正常大了 3 倍。换了个多层板叠层，把地平面铺完整，问题就解决了。

这个公式太重要了，我建议你把它贴在工位上。

V = L * di/dt 不是地弹的专利，它是电感的基本特性。但在地弹场景下，它直接决定了噪声幅度：

举个例子：一个 32 位总线同时翻转，每路驱动电流 10mA，上升时间 1ns。总 di/dt = 32 × 10mA / 1ns = 320 A/μs。如果寄生电感 L = 2 nH，地弹电压 V = 2 nH × 320 A/μs = 0.64 V。

0.64V 的地弹！你想想看，一个 3.3V 的 IO 接口，地弹占了将近 20% 的电压裕量，信号还能稳定吗？

避坑指南：

我曾经在设计一个 DDR3 接口时，只算了单根信号线的 di/dt，忽略了同时翻转的 16 根 DQ 线。结果地弹比预期大了 16 倍，DQS 眼图直接闭合。后来我养成了习惯：算地弹时一定要乘以同时翻转因子（SSO factor）。

这里有个实用表格，帮你快速估算不同场景下的地弹幅度：

场景	L (nH)	di/dt (A/μs)	V_bounce (mV)
单 GPIO 翻转	2	10	20
8 位总线同时翻转	2	80	160
32 位总线 + 时钟	2	350	700
高速 SerDes 通道	1	500	500

看到没？位数一多、速度一快，地弹轻松上几百毫伏。这就是为什么高速设计里，地弹是绕不开的坎。

有了模型和公式，还得知道电流到底怎么流。地弹噪声的回路电流路径，我习惯分成三个层次来分析：

电流从芯片内部驱动器的源端流出，经过负载，然后从芯片内部地引脚流回。这个路径上的寄生电感主要是键合线和封装引脚。嗯，这里要注意：地引脚数量越多，等效电感越小。所以高速芯片通常有大量 VSS/GND 引脚，就是为了并联降低 L。

电流从芯片地引脚出来，经过 PCB 上的地平面或地走线，回到电源模块的地端。这个路径上，地平面的阻抗是关键。我见过很多工程师只关心信号走线，忽略了地回流路径。结果地回流绕了一大圈，等效电感暴增。

多个芯片共用一个地参考面时，一个芯片的地弹会通过地平面耦合到其他芯片。这就是地弹的「串扰效应」。我曾经调试过一个系统，ADC 采样噪声始终降不下来，最后发现是旁边的 DC-DC 转换器地弹通过地平面耦合到了 ADC 的模拟地。

重要提醒：

地弹噪声的回路电流路径，遵循「最小阻抗路径」原则，不是「最短距离路径」。高频下，回流电流会紧贴着信号走线的正下方流动（镜像平面效应）。如果你在信号走线下方切断了地平面，回流电流就不得不绕路，等效电感急剧增大，地弹随之飙升。

下面这张图是我自己总结的地弹等效模型和电流路径，你仔细看看：

这张图把地弹的「寄生电感链」和「电流回流路径」放在一起了。你从上往下看：芯片内部地 → 封装电感 → PCB 电感 → 系统参考地。每一级都有寄生电感，每一级都会贡献地弹电压。

我个人习惯在画 PCB 时，先画出关键信号的回流路径，再走信号线。这样能提前发现地平面被切断、回流绕路的问题。你想想看，如果回流路径绕了一个大圈，等效电感至少翻倍，地弹也跟着翻倍，那前面的仿真全白做了。

实用技巧：

分析回路电流路径时，记住三个「靠近」原则：