4、PCB电源层与地层设计：叠层、平面电容与过孔压降

电源层和地层，说白了就是整个板子的“血管”和“骨架”。我见过不少新手，觉得把电源层铺满铜就万事大吉了。嗯，真不是这么回事。你想想看，电流在平面里怎么走，过孔怎么影响它，这些细节直接决定了你的电源压降能不能压得住。

这一节，我就把叠层结构、平面电容效应，还有过孔对压降的影响，掰开了跟你聊。

4.1 叠层结构：电源层与地层的“亲密关系”

我个人习惯，在设计叠层时，第一件事就是确定电源层和地层的相对位置。为什么？因为它们的间距，直接决定了平面电容的大小，也决定了电流回路的电感。

先看一个典型的四层板叠层：

这里的关键是L2和L3之间的介质厚度。越薄，平面电容越大，高频去耦效果越好。但太薄了，工艺上容易出问题，而且阻抗控制也难做。我一般控制在3-5mil之间，算是比较折中的选择。

4.2 平面电容效应：你板子上的“隐形电容”

电源层和地层之间，天然就形成了一个平板电容。这个电容虽然不大，但在高频下作用非常明显。公式很简单：

C = ε₀ * εr * A / d

其中：

• C：电容值 (F)
• ε₀：真空介电常数 (8.85 × 10⁻¹² F/m)
• εr：介质相对介电常数 (FR4 通常 4.2-4.5)
• A：平面重叠面积 (m²)
• d：介质厚度 (m)

举个例子，一块100mm × 100mm的板子，介质厚度4mil（约0.1mm），εr取4.2，算下来：

C = 8.85e-12 * 4.2 * (0.1 * 0.1) / 0.0001
  ≈ 3.7 nF

3.7nF，看起来不大。但你要知道，这个电容是分布在整个板面上的，它的等效串联电阻（ESR）和等效串联电感（ESL）极低。在高频段（100MHz以上），它比任何分立电容都管用。

为什么会这样？因为分立电容有引脚和焊盘，引入了额外的寄生电感。而平面电容是“无引脚”的，寄生电感几乎为零。所以，在GHz级别的设计中，平面电容是抑制电源噪声的利器。

4.3 过孔对压降的影响：别小看这个“小洞”

过孔，看起来就是个连接不同层的孔。但电流从电源层通过过孔流到器件引脚时，过孔本身会带来电阻和电感。这两个参数，直接贡献了压降。

先说过孔电阻。一个标准过孔的直流电阻可以用这个公式估算：

R_via = ρ * L / A

其中：

• ρ：铜的电阻率 (1.72 × 10⁻⁸ Ω·m)
• L：过孔长度 (m)，也就是板厚
• A：过孔横截面积 (m²)，π * (D/2)²，D是过孔内径

举个例子，一个10mil内径的过孔，板厚1.6mm，算下来：

R_via ≈ 1.72e-8 * 0.0016 / (π * (0.000254)²)
      ≈ 0.14 mΩ

单个过孔0.14mΩ，看起来很小。但如果你有10A电流流过，压降就是1.4mV。如果用了10个过孔并联，每个分担1A，压降就降到0.14mV。所以，多打过孔是降低过孔压降最直接的办法。

我曾经在一个FPGA核心电源的设计中，只用了4个过孔从电源层取电。结果FPGA跑起来后，内核电压从1.0V掉到了0.92V。查了半天，发现就是过孔太少，直流压降加上交流噪声，直接让电压跌出了规格。后来我加了16个过孔，问题立刻解决。

4.4 知识体系：电源层与地层设计核心逻辑

下面这张图，我把这一节的核心逻辑串起来了。你可以对照着看，心里更有数。

4.5 避坑指南：我踩过的几个坑

• 过孔数量不够： 我曾经在设计一个DDR4模块时，电源层到BGA焊盘的过孔只放了6个。结果DDR4跑1866MHz时，电源噪声超标。后来加到20个过孔，问题解决。记住，过孔数量不是算出来的，是“堆”出来的，尤其是高频大电流路径。
• 平面分割不当： 有些设计为了隔离不同电源域，把电源层切得七零八落。结果电流回流路径被拉长，压降和噪声都变大。我的建议是，能不分割就不分割，实在要分，也要保证每个分割区域有足够的过孔连接到对应的地层。
• 忽略过孔的电感： 直流压降算清楚了，但交流压降没算。高频下，过孔的电感效应会放大压降。我一般会在每个电源过孔旁边加一个地过孔，形成“回流对”，把回路电感降下来。

好了，这一节的内容就这些。记住，电源层和地层设计不是铺铜那么简单。叠层结构决定了平面电容，平面电容影响了高频去耦，而过孔则直接贡献了压降。这三者环环相扣，一个没做好，整个电源网络都会出问题。