2、地弹噪声的物理根源：寄生电感、电流突变、回路阻抗
地弹噪声这玩意儿，说白了就是“地”不干净了。你想象一下，理想中的地电位应该稳如泰山，但实际PCB上，它一直在跳。为什么会跳？根源就三个：寄生电感、电流突变、回路阻抗。这三兄弟凑一块，地弹就来了。
我刚开始做高速设计时，总觉得地就是地，能有什么问题？直到有一次调试一块DDR3板子，示波器探头一挂，地电平上全是毛刺。嗯，从那以后，我再也不敢小看“地”了。
2.1 寄生电感：地弹的“能量仓库”
任何导体都有电感，包括你PCB上的地平面、过孔、焊盘、封装引线。这些电感虽然小，但在高频下，阻抗会变得很大。
你想想看，一个过孔的寄生电感大约在0.5~1nH，一个0402焊盘也有0.3~0.5nH。这些数值看着不起眼，但频率一上去，感抗Z = 2πfL，1GHz时1nH的感抗就是6.28Ω。地回路里串个几欧姆，地弹就出来了。
关键公式：Vnoise = L × di/dt
地弹电压 = 寄生电感 × 电流变化率。电流变化越快，地弹越大。
我在项目中遇到过一块射频功放板，地平面铺得挺完整，但PA开关瞬间，地电平跳了200mV。查了半天，发现是地过孔太少，寄生电感太大。加了十几个过孔后，地弹降到了30mV以下。
2.2 电流突变：地弹的“导火索”
寄生电感是“仓库”，电流突变就是“点火”。数字电路里，电流突变无处不在：
- 时钟沿跳变：CMOS电路在时钟上升沿和下降沿会同时导通NMOS和PMOS，产生瞬间大电流
- 总线切换：32位数据总线同时翻转时，电流变化率可达A/ns级别
- 电源上电/掉电：大电容充电瞬间，电流冲击很大
我记得有一次调试一块FPGA板子，内部逻辑同时翻转了64个IO，结果地弹直接让相邻的ADC采样值跳了3个LSB。这就是电流突变惹的祸。
避坑指南：我曾经以为只要地平面完整就万事大吉，结果发现电流突变路径上的局部电感才是罪魁祸首。后来我养成了一个习惯：在高速信号回流路径上，每隔5mm就加一个地过孔。
2.3 回路阻抗：地弹的“放大器”
回路阻抗是寄生电感和电阻的总和。电流从芯片流出，经过地平面、过孔、连接器，再回到源端，这条路径上的阻抗决定了地弹的大小。
回路阻抗包括三部分：
| 阻抗成分 | 来源 | 典型值 | 影响 |
|---|---|---|---|
| 直流电阻 | 铜箔、焊盘、引线 | 1~10 mΩ | 低频时主导 |
| 感抗 | 过孔、封装、走线 | 0.5~5 nH | 高频时主导 |
| 容抗 | 分布电容 | 0.1~1 pF | 高频时影响小 |
你想想看，如果回路阻抗是1Ω，电流变化1A，地弹就是1V。这个电压会叠加在所有以该地为参考的信号上，导致误码、抖动、时序违规。
注意：回路阻抗不是固定的，它随频率变化。低频时电阻主导，高频时电感主导。所以地弹噪声的频谱很宽，从几十MHz到几GHz都有。
2.4 三者关系：地弹的“完整画像”
寄生电感、电流突变、回路阻抗，这三者不是孤立的。它们共同决定了地弹的幅度和频谱。
我画了一张图，帮你理清它们的关系：
从图中可以看出，地弹噪声是三个因素共同作用的结果。少了任何一个，地弹都不会产生。所以抑制地弹，也要从这三个方向同时下手。
2.5 实际案例：一个地弹的“诞生”
我讲一个真实案例。有一块8层板，DDR3走线在顶层，地平面在第二层。DDR颗粒的VSSQ引脚通过一个过孔连接到地平面。这个过孔的寄生电感大约是0.8nH。
DDR3在读取数据时，8个DQ同时翻转，电流变化率大约是0.5A/ns。那么地弹电压是多少？
V_noise = L × di/dt
= 0.8nH × 0.5A/ns
= 0.4V0.4V的地弹！DDR3的输入阈值只有几百毫伏，这个地弹直接导致数据读取错误。后来怎么解决的？在DDR颗粒旁边加了4个地过孔，寄生电感降到了0.2nH，地弹降到了0.1V以下。
经验总结：我后来做设计时，都会在高速器件周围打一圈地过孔，间距不超过2mm。这个习惯帮我避免了很多地弹问题。
2.6 小结
地弹噪声的物理根源，说白了就是三个东西：寄生电感存能量，电流突变触发它，回路阻抗决定大小。你只要记住V = L × di/dt这个公式，就能理解大部分地弹现象。