2、纹波的时域与频域特性：纹波的频率成分、幅度、占空比、上升沿/下降沿对ADC的影响
聊纹波对ADC的影响，不能光看它“抖”了多少毫伏。你得把它拆开来看——时域长什么样，频域又藏在哪。我做了十几年混合信号设计，吃过不少纹波的亏，今天把核心经验摊开讲。
2.1 纹波的时域特征：你眼睛看到的不一定是真相
示波器上看到一条“毛茸茸”的电源线，很多人第一反应是“滤波不够”。但纹波的时域波形里，藏着三个关键参数：幅度、占空比、边沿斜率。每一个都会以不同方式折磨ADC。
2.1.1 幅度（Amplitude）
这个最直观。纹波幅度直接叠加到ADC的输入信号上。假设你的ADC是12位，满量程3.3V，一个LSB大约是0.8mV。如果电源纹波有10mVpp，那相当于12个LSB的噪声直接灌进采样结果。
2.1.2 占空比（Duty Cycle）
占空比影响的是ADC采样时刻的“瞬时误差”。举个例子，一个50%占空比的方波纹波，在高低电平转换时，ADC的采样保持电路可能会因为电源瞬间塌陷而引入孔径误差。
我遇到过一种情况：DC-DC工作在轻载模式，纹波占空比只有10%，但峰值特别高。ADC在纹波峰值附近采样时，INL直接跳了3个LSB。后来我把采样时钟同步到纹波的“平坦区”，问题就解决了。
2.1.3 上升沿/下降沿（Slew Rate）
这个很多人忽略。纹波的边沿斜率决定了它耦合到ADC内部节点的能力。一个上升沿很陡的纹波（比如<10ns），会通过寄生电容直接串扰到参考电压或时钟路径上。
我记得有一次调试一个16位SAR ADC，低频噪声指标都很好，但SFDR就是上不去。查了半天，发现是电源纹波的上升沿太陡，通过PCB的寄生电容耦合到了REF引脚。加了一个RC snubber把边沿缓下来，SFDR立刻改善了8dB。
2.2 纹波的频域特性：藏在频谱里的“隐形杀手”
时域看完了，咱们转到频域。ADC是一个采样系统，纹波的频率成分会通过两种方式破坏性能：直接混叠和互调失真。
2.2.1 纹波的频率成分
开关电源的纹波通常包含：基波频率（开关频率）、谐波（2次、3次...）、以及边带噪声。基波频率一般在几百kHz到几MHz，谐波可以延伸到几十MHz。
| 纹波来源 | 典型频率范围 | 对ADC的主要威胁 |
|---|---|---|
| DC-DC开关纹波 | 100kHz ~ 5MHz | 基波直接混叠进基带 |
| LDO纹波 | 10Hz ~ 100kHz | 低频1/f噪声区，恶化SNR |
| 数字串扰 | 与数字时钟同频 | 谐波落在信号带内，产生杂散 |
| 地弹噪声 | 10MHz ~ 100MHz | 通过衬底耦合，影响比较器判决 |
这里有个关键点：如果纹波频率恰好是ADC采样频率的整数分之一，它会形成固定的直流偏移，校准还能救。但如果纹波频率和信号频率产生互调，那产生的杂散是随机的，校准都救不了。
2.2.2 混叠效应（Aliasing）
ADC采样时，所有高于奈奎斯特频率的成分都会折叠回基带。假设你的ADC采样率是10MSPS，奈奎斯特频率是5MHz。电源上有一个6MHz的纹波，它会被混叠到4MHz（10M - 6M = 4M）。如果你正在采集一个4MHz的信号，这个纹波就会直接叠加在信号上，你根本分不清。
2.3 时域与频域的结合分析：一个实际案例
咱们看一个我调过的板子。一个14位、20MSPS的流水线ADC，电源用的是2MHz的DC-DC。时域上看，纹波幅度只有5mVpp，占空比50%，上升沿大约20ns。看起来还行对吧？
但看频谱就发现问题了：2MHz的基波幅度是-75dBFS，但它的3次谐波（6MHz）幅度只有-90dBFS。然而，ADC的采样率是20MSPS，奈奎斯特频率是10MHz。6MHz的谐波被混叠到了20M-6M=14MHz，而14MHz还在带外？不对，再算一次：20M - 6M = 14M，14M > 10M，所以它还会再折叠一次：14M - 10M = 4M。最终，一个6MHz的纹波谐波，在ADC输出端表现为4MHz的杂散。
这个4MHz杂散恰好落在信号带宽内，导致SFDR从85dB掉到了72dB。后来我在DC-DC输出加了一个6MHz的陷波滤波器，把谐波压下去，SFDR才恢复。
2.4 知识体系框架：纹波特性与ADC影响的对应关系
下面这张图总结了纹波的时域/频域参数如何影响ADC的关键指标。你可以把它当作排查问题的路线图。
2.5 避坑指南：我踩过的几个坑
- 只看时域不看频域： 我曾经以为5mVpp的纹波没问题，结果频谱分析发现它的2次谐波正好落在信号带内。后来我养成了习惯——任何电源轨上板后，先拿频谱仪扫一遍。
- 忽略上升沿： 有一次一个20ns的上升沿纹波，通过1pF的寄生电容耦合到了参考电压上，产生了2mV的瞬时跌落。ADC的DNL直接变差。后来我在纹波源头加了一个铁氧体磁珠，把边沿缓到100ns，问题消失。
- 占空比不对称： 轻载模式下DC-DC的占空比可能变得很小，但峰值电流不变。这时候纹波虽然平均幅度低，但峰值很高。ADC在峰值附近采样，结果就是偶发性的码值跳变。解决办法是强制DC-DC工作在PWM模式，或者把采样时钟偏移到纹波谷底。
嗯，纹波的时域和频域特性，说白了就是“看形状”和“看位置”。形状决定它怎么耦合进来，位置决定它最终落在哪。两者都看全了，你才能精准地干掉它。