4. 传导路径耦合：PCB走线寄生参数、电源平面谐振、去耦电容的非理想性
好，咱们接着聊。前面几章我们把辐射的“源”和“天线”理清了，但很多工程师会忽略一个关键环节——传导路径。说白了，就是纹波是怎么从芯片的电源管脚，一路“跑”到PCB边缘，最后变成辐射的。
我经常跟团队里的小朋友说：“你看到的辐射问题，往往不是天线的问题，而是电源路径的问题。” 这一章，我们就来解剖这条“不归路”上的三个关键角色：走线寄生参数、电源平面谐振、以及那个被神化了的去耦电容。
核心观点：电源纹波在PCB上的传导，不是简单的“导线传输”，而是一个包含寄生电感、电容和分布谐振的复杂网络。任何一段走线、一个过孔、一个电容的摆放位置，都可能成为辐射的“放大器”。
4.1 PCB走线的寄生参数——你以为是导线，其实是电感
先问个问题：你觉得一根PCB走线，在1GHz的时候还是“导线”吗？
答案是否定的。在高频下，任何一段走线都等效为一个串联电感。这个电感有多大？我给大家一个经验公式：
L ≈ 0.8 nH/mm（对于典型的微带走线，宽度0.25mm，铜厚1oz）嗯，你没看错，每毫米0.8纳亨。一块10cm长的电源走线，寄生电感就是80nH。在100MHz下，这个电感的感抗是多少？
XL = 2πfL = 2 × 3.14 × 100e6 × 80e-9 ≈ 50 Ω50欧姆！这已经和天线的阻抗差不多了。你想想看，电源纹波电流流过这个电感，会产生多大的压降？这个压降又会通过走线辐射出去？
避坑指南：我曾经在一个4层板的项目中，发现电源走线从LDO到负载芯片绕了将近15cm。结果辐射超标15dB。后来我把走线缩短到3cm，并加宽到2mm，辐射直接降了8dB。记住：电源走线越短越宽越好，过孔越少越好。
除了电感，走线之间还有寄生电容。两条平行走线之间，会形成一个小电容。这个电容在高频下会耦合噪声。我习惯用下面的表格来估算：
| 走线间距 (mm) | 寄生电容 (pF/cm) | 100MHz耦合阻抗 (Ω) |
|---|---|---|
| 0.2 | 0.8 | ~2k |
| 0.5 | 0.4 | ~4k |
| 1.0 | 0.2 | ~8k |
看到没？间距越大，耦合越小。但很多设计为了“美观”或“节省空间”，把电源线和敏感信号线挨得太近。结果就是——电源纹波直接串扰到信号线上，然后通过信号线辐射出去。
4.2 电源平面谐振——你以为是地，其实是天线
好，走线的问题说完了。那如果你用了电源平面呢？是不是就万事大吉了？
不一定。电源平面在低频下是完美的低阻抗路径，但在高频下，它就是一个巨大的谐振腔。
为什么会这样？因为电源平面和地平面之间，存在分布电容和分布电感。当频率升高到某个值时，这个结构就会发生谐振。谐振时，阻抗会变得非常高，甚至比走线还高。
我记得有一次，一个客户的产品在200MHz附近辐射超标。我们查了所有走线、电容，都没问题。最后用近场探头一扫，发现电源平面的边缘在200MHz处有强烈的电场辐射。这就是典型的电源平面谐振。
注意：电源平面谐振的频率可以用下面的公式估算：
f_res = 1 / (2 × L × √(εr))其中L是平面的边长，εr是介电常数。对于FR4材料（εr≈4.2），一个10cm×10cm的电源平面，其基模谐振频率大约在750MHz左右。但高阶模会在更低频率出现。
怎么解决？我常用的方法有：
- 增加去耦电容——在谐振点附近放置电容，降低阻抗。
- 使用多个过孔——连接电源平面和地平面，打破谐振腔。
- 分割电源平面——把大平面分成多个小区域，提高谐振频率。
- 增加平面间距——减小分布电感，提高谐振频率。
但最根本的办法，还是在设计阶段就做电源完整性仿真。我习惯用SIwave或HyperLynx扫一下电源平面的阻抗曲线，看看有没有危险的谐振峰。
4.3 去耦电容的非理想性——你以为是电容，其实是电感
说到去耦电容，很多工程师觉得“多放几个电容就完事了”。但实际情况是：电容在高频下，会变成一个电感。
为什么？因为电容本身有寄生参数：等效串联电阻（ESR）和等效串联电感（ESL）。当频率超过电容的自谐振频率（SRF）后，电容就表现为感性。这时候，它不但不能去耦，反而会引入额外的电感，让问题更严重。
我给大家看一个典型的电容阻抗曲线：
电容类型 容值 ESL (nH) SRF (MHz) 100MHz阻抗
0402 MLCC 100nF 0.5 22.5 0.3Ω (容性)
0402 MLCC 10nF 0.5 71.2 0.2Ω (容性)
0402 MLCC 1nF 0.5 225 0.3Ω (感性)
0603 MLCC 100nF 0.8 17.8 0.5Ω (容性)
0603 MLCC 10nF 0.8 56.2 0.4Ω (容性)
0603 MLCC 1nF 0.8 178 0.5Ω (感性)看到没？同样是100nF的电容，0402封装比0603封装的ESL小，SRF更高。所以在高频下，小封装电容的去耦效果更好。
我的经验：去耦电容不是越多越好，而是越靠近负载越好。我曾经在一个FPGA的电源管脚旁边放了10个100nF电容，但都离管脚有5mm远。结果辐射超标。后来我把其中4个电容移到管脚正下方（0.5mm以内），辐射直接降了6dB。记住：电容的摆放位置，比电容的数量更重要。
另外，不同容值的电容要搭配使用。我习惯用“十倍原则”：
- 100nF + 10nF + 1nF 组合，覆盖10MHz到1GHz的频段。
- 大电容（10μF以上）放在电源入口，负责低频去耦。
- 小电容（100nF以下）放在负载管脚旁边，负责高频去耦。
但要注意：不同容值的电容不能离得太远，否则它们之间的走线电感会破坏去耦效果。我建议所有去耦电容都放在负载管脚的同一侧，距离不超过2mm。
4.4 知识体系总览
好了，讲了这么多，我画了一张图来总结这一章的核心逻辑。你看完应该能明白：电源纹波是怎么通过传导路径变成辐射的。
这张图把传导路径上的三个关卡串起来了。你想想看，纹波从源头出发，先经过走线的寄生电感，产生压降和共模电流；然后遇到电源平面的谐振，被放大成边缘辐射；最后去耦电容因为非理想性，不但没帮忙，反而添乱。这三关过不去，辐射超标就是必然的。
所以，下次遇到辐射问题，别急着换天线或加屏蔽。先回头看看你的电源路径——走线够短吗？平面有谐振吗？电容放对位置了吗？ 这三个问题解决了，80%的辐射问题都能迎刃而解。