4. Buck拓扑纹波：从原理到实战

Buck电路，说白了就是降压转换器。咱们做电源的，几乎天天跟它打交道。我个人习惯把Buck电路叫做“开关型降压器”，因为它靠开关动作把高电压变成低电压，同时产生纹波——嗯，这就是我们今天要聊的核心。

先看基本结构。一个典型的Buck电路由开关管Q、续流二极管D、电感L和输出电容C组成。工作过程分两个阶段：

你想想看，电感电流一直在“上升-下降-上升-下降”地循环，这就是纹波的根源。我在项目中遇到过不少新手，一上来就盯着输出电容选型，却忽略了电感才是纹波的第一道防线。

核心公式：Buck电路的输出电压 Vout = Vin × D，其中D是占空比。这个公式在连续导通模式（CCM）下成立。

为什么说这个公式重要？因为它告诉我们：输出电压只跟占空比有关，跟负载电流无关——当然，这是理想情况。实际中，电感、电容的寄生参数会让输出偏离这个值。

输出纹波电压，通常用峰峰值表示。我习惯把它拆成两部分：

总纹波电压近似为两者之和。注意，这里ΔI是电感电流纹波的峰峰值，f是开关频率。

实战经验：我曾经在一个12V转3.3V的项目中，按公式算出来纹波只有10mV，实测却有50mV。后来发现是电容ESL在作怪——高频下ESL的阻抗不可忽略。所以，公式只是起点，实测才是终点。

完整的纹波计算公式可以写成：

Vripple ≈ ΔI × (ESR + 1/(8×f×C) + 2π×f×ESL)

嗯，这里要注意：ESL项只在频率较高时（通常>1MHz）才显著。低频下，ESR和电容充放电占主导。

电感电流纹波ΔI，直接决定了输出纹波的大小。ΔI越大，输出纹波越大。但ΔI也不是越小越好——太小了，电感体积会变大，成本上升。

我一般把ΔI设计在负载电流的20%~40%之间。举个例子：

这样算出来的电感值，既保证了纹波可控，又不会让电感太大。

避坑指南：我曾经在一个项目中，为了降低纹波，把电感选得特别大（ΔI只有10%）。结果轻载时电路进入了断续导通模式（DCM），纹波反而变大了。所以，电感不是越大越好，要综合考虑负载范围。

电感电流纹波和输出电压纹波的关系，可以用下面这张图来理解：

电容不是理想的。每个电容都有等效串联电阻（ESR）和等效串联电感（ESL）。这两个寄生参数，是纹波的“放大器”。

参数	影响频率范围	对纹波的影响	典型值（陶瓷电容）
ESR	全频段（尤其低频）	ΔVesr = ΔI × ESR，直接叠加在纹波上	1~10 mΩ（MLCC）
ESL	高频（>1MHz）	ΔVesl = ΔI × 2πf × ESL，高频时显著	0.5~2 nH（MLCC）

我举个例子你就明白了。假设ΔI=0.6A，f=500kHz：

看到了吗？频率一高，ESL的影响就超过了ESR。所以高频Buck电路中，电容的ESL往往成为纹波的主要来源。

我的建议：选电容时，别只看容值和耐压。ESR和ESL同样重要。我习惯用多个小容值MLCC并联——这样总ESR和ESL都会降低。比如用10个10μF的电容并联，比用一个100μF的电容，高频纹波能降低30%~50%。

说了这么多理论，来点实际的。我在项目中总结了一套纹波控制流程：

避坑指南：我曾经在一个项目中，布局时把输出电容放得离电感很远（大概2cm），结果纹波比理论值大了3倍。后来把电容移到电感旁边，纹波立刻降下来了。记住：电容的摆放位置，直接影响ESL。

最后说一句：纹波不可能完全消除，但可以控制在可接受范围内。我的经验是，对于数字电路，纹波控制在输出电压的1%以内就够用了；对于模拟电路，可能需要0.1%甚至更低。具体多少，看你的负载要求。