4、环路寄生电感：PCB布局布线引入的寄生电感，环路面积与di/dt的关系
好，咱们接着聊。前面几章我们把纹波的源头、电容的ESR/ESL都捋了一遍。这一章，我打算聊聊PCB上那个看不见摸不着，但实实在在影响你EMI性能的东西——环路寄生电感。
说白了，就是PCB上走线、过孔、焊盘这些铜皮，天生自带的那点电感量。你想想看，一根导线在高频下，它不光是导线，它还是个电感。这个寄生电感跟环路面积、电流变化率（di/dt）搅在一起，就成了EMI辐射的“放大器”。
核心公式回顾： V = L × di/dt
这个公式是理解本章所有内容的基础。寄生电感L越大，电流变化di/dt越快，产生的感应电压V就越高，EMI问题就越严重。
4.1 环路寄生电感是怎么来的？
先问个问题：为什么PCB上的走线会有电感？
嗯，其实任何载流导体周围都会产生磁场。当电流变化时，磁场也跟着变，这个变化的磁场又会在导体自身感应出一个反电动势——这就是自感现象。PCB上的走线、过孔、甚至元件引脚，都逃不掉。
我在项目中遇到过最典型的例子：一个DC-DC降压电路，输出纹波总是比理论值大30%。查了半天，发现是输出电容的接地过孔离得太远，就多了几个毫米的走线，结果寄生电感愣是把滤波效果给吃掉了。
环路寄生电感主要来自这几个地方：
- 走线本身：微带线、带状线，每毫米大约0.5~1 nH
- 过孔：一个标准过孔（0.3mm孔径）大约贡献0.5~1 nH
- 元件焊盘和引脚：特别是大封装，引脚电感不可忽略
- 回流路径：信号走线和地平面之间的环路
| 寄生电感来源 | 典型电感值 | 影响程度 |
|---|---|---|
| 1mm宽、10mm长走线 | ~8 nH | 中 |
| 标准过孔（0.3mm） | ~0.8 nH | 中 |
| 0603电容焊盘+引脚 | ~0.5 nH | 低 |
| 大功率MOSFET引脚 | ~2-5 nH | 高 |
| 10mm×10mm地平面开槽 | ~3 nH | 高 |
我的习惯： 做PCB布局时，我会先把关键回路（比如开关管、电感、输入/输出电容）的走线长度控制在5mm以内。超过这个数，我就得重新审视布局了。
4.2 环路面积——EMI的“天线”尺寸
环路面积，就是电流从源出发，经过负载，再回到源所围成的那个闭合回路的面积。你想想看，这个面积越大，它就像个越大的环形天线，辐射效率越高。
为什么会这样？
因为环路面积直接决定了环路电感的大小。对于PCB上的矩形环路，有一个粗略的估算公式：
L_loop ≈ μ₀ × (A / w) × N²其中：
- μ₀ = 4π × 10⁻⁷ H/m（真空磁导率）
- A = 环路面积（m²）
- w = 走线宽度（m）
- N = 匝数（通常为1）
你看，环路电感跟面积成正比。面积翻倍，电感也翻倍。而电感翻倍，在同样的di/dt下，感应电压就翻倍，EMI辐射强度也跟着翻倍。
我曾经踩过的坑： 设计一个48V转12V的DC-DC，输入电容离MOSFET远了8mm，环路面积从20mm²变成了80mm²。结果EMI测试在150kHz频点超标12dB。后来把电容挪到紧贴MOSFET，环路面积压到15mm²，问题直接解决。就差了那么几毫米，代价是重新打了一版PCB。
4.3 di/dt——电流变化有多快？
环路面积是“天线尺寸”，那di/dt就是“天线上的信号强度”。di/dt越大，产生的电磁场变化就越剧烈，辐射能量就越高。
在开关电源里，di/dt最大的地方通常是：
- 开关管导通/关断瞬间：电流在纳秒级时间内从0跳到几安培
- 二极管反向恢复：反向电流尖峰，di/dt极高
- 输出电容充放电：特别是陶瓷电容，ESR低，纹波电流大
举个例子：一个5A的开关电流，上升时间10ns，那di/dt就是5A/10ns = 500 A/μs。如果环路寄生电感是10nH，那产生的感应电压就是：
V = L × di/dt = 10nH × 500A/μs = 5V5V的噪声电压！这还没算其他寄生参数。你想想看，这个噪声会通过环路辐射出去，或者耦合到其他敏感信号上。
关键认知： 环路面积和di/dt是相乘的关系。你只压小其中一个，另一个很大，问题依然严重。必须两手抓，两手都要硬。
4.4 环路面积与di/dt的协同效应——SVG图解
下面这张图，我画了三个典型的环路场景，帮你直观理解面积和di/dt怎么一起“搞事情”。
4.5 实战：如何压小环路寄生电感？
光讲理论不行，得落地。我总结了几条实战经验，你直接拿去用：
4.5.1 布局阶段——把关键回路“挤”在一起
- 输入电容紧贴开关管：输入回路（输入电容→开关管→地）是di/dt最大的地方，环路面积必须压到最小
- 输出电容紧贴电感/负载：输出回路同样重要
- 使用多层板，紧耦合地平面：信号走线正下方就是完整地平面，回流路径最短，环路面积最小
4.5.2 布线阶段——走线短、宽、直
- 走线宽度：关键电流路径用宽走线，至少1mm以上，能铺铜皮就别用细线
- 走线长度：能短就短，每多1mm就多约0.8nH寄生电感
- 避免直角：45度或圆弧走线，减少电流突变带来的额外电感
4.5.3 过孔处理——别小看那零点几nH
- 多打过孔：关键节点（如电容接地）打2-4个过孔并联，等效电感降为1/N
- 过孔靠近焊盘：过孔离焊盘越近越好，减少焊盘到过孔的走线电感
我个人的小技巧： 在DC-DC的输入回路，我会在开关管和输入电容之间放一个0.1μF的MLCC，紧贴开关管引脚。这个电容专门负责提供高频开关电流，把大环路里的高频分量“短路”掉。效果立竿见影。
4.6 避坑指南——我踩过的那些雷
最后，分享几个我亲身经历过的教训，你遇到了能少走弯路：
- 别信“地平面万能”：地平面不是万能的。如果地平面被开槽、被分割，回流路径被迫绕行，环路面积照样大。我见过一个设计，地平面被信号线割得七零八落，EMI惨不忍睹。
- 注意层叠结构：信号层和地层之间的介质厚度越薄，环路电感越小。0.2mm的介质比0.5mm的好很多。选PCB厂家时，问清楚介质厚度。
- 别忽略输出回路：很多人只盯着输入回路，输出回路随便布。其实输出回路的di/dt也不小，特别是轻载跳频模式下，纹波电流很大。
我曾经犯过的错： 有一款产品，EMI测试总是临界通过。我反复调输入回路、加磁珠、加共模扼流圈，效果都不明显。最后发现是输出电容到负载的回路面积太大，辐射出来的磁场耦合到了输入端的信号线。把输出电容挪到负载旁边，EMI余量直接多了6dB。嗯，从那以后，我布局时会把输入和输出回路同等对待。
好了，这一章的核心就这些。记住：环路寄生电感是EMI的“放大器”，环路面积和di/dt是它的两个旋钮。你拧好这两个旋钮，EMI问题就解决了一大半。