传导骚扰的路径分析：差模路径与共模路径

做EMC这么多年，我越来越觉得——传导骚扰的路径分析，是整个EMC设计的基石。你想想看，如果连骚扰从哪来、走哪条路出去都搞不清楚，后面做滤波、做屏蔽，基本就是瞎蒙。

这一章，咱们就掰开揉碎，把传导骚扰的两条核心路径讲透：差模路径和共模路径。

差模骚扰，说白了就是信号正常走的那条路。电流从源流出，经过负载，再回到源。看起来很简单对吧？

但问题出在——环路面积。

我在项目中遇到过一件事：一个DC-DC降压电路，输出纹波总是超标。我测了差模分量，发现高频段有个奇怪的尖峰。后来拿示波器探头一量，发现输出电容的布局离IC太远，环路面积大了差不多一倍。就这一条走线，把差模骚扰从30dB直接推到了50dB。

核心结论：差模骚扰的强度，正比于环路面积。面积越大，辐射越强，传导骚扰也越难滤除。

差模路径的几个关键点：

嗯，这里要注意：差模路径的优化，核心就是缩小环路面积。怎么缩？

我的习惯：画PCB时，我会先把所有开关回路的高频电流路径标出来，然后用一个虚拟的“最小环路”框住它们。凡是超出这个框的走线，一律重画。

共模骚扰就更有意思了。它不走正常的信号回路，而是通过对地寄生电容流到大地去。

你想想看，一个开关节点，电压在几十纳秒内跳变几百伏。这个dv/dt会通过什么？通过MOSFET的散热片对地电容、变压器绕组间的寄生电容、PCB走线对地平面的分布电容……

这些电容，就是共模电流的“高速公路”。

我曾经调试过一个电源适配器，150kHz到30MHz的传导骚扰全线超标。我测了差模分量，不大。但共模分量一测——好家伙，直接高出15dB。后来发现是变压器原副边之间的耦合电容太大，共模电流直接从原边窜到了副边，再通过Y电容流回大地。

避坑指南：我曾经以为只要Y电容够大，共模就能压住。结果发现Y电容太大，漏电流超标，安规过不去。后来才明白——共模路径的治理，不是靠一个电容硬扛，而是要从源头减少寄生电容。

共模路径的几个关键要素：

我经常在培训时问学员一个问题：差模和共模，哪个更难搞？

答案是——共模。为什么？因为差模路径你还能看得见、摸得着，走线就在PCB上。共模路径呢？它走的是寄生电容，你肉眼看不见，只能靠经验和测量去推断。

下面这张SVG图，是我自己总结的传导骚扰路径框架。你看完应该能对差模和共模的流向有个整体印象。

说了这么多理论，咱们来点实际的。你在设计时怎么快速判断当前问题是差模还是共模？

我个人习惯用这招：

一个小技巧：我经常在调试时先不加任何滤波器，直接测原始骚扰。然后分别用差模和共模的思维去分析频谱上的每个尖峰。哪个频段像差模，哪个像共模，心里有个数，再针对性下手。

传导骚扰的路径分析，说白了就是两件事：

嗯，这一章的内容就到这里。记住一句话：路径决定命运。你设计的每一条走线、每一个元件的摆放，都在决定骚扰走哪条路出去。把路径控制好了，后面的滤波设计才能事半功倍。