2. PDN核心指标：目标阻抗定义、阻抗曲线分析、时域与频域指标
做PDN设计，说白了就是跟阻抗打交道。很多工程师一上来就铺电容、加平面，结果板子做回来纹波还是压不住。为什么？因为没搞清楚PDN到底要满足什么指标。
我个人习惯，在设计任何高速数字系统之前，先把PDN的指标定死。就像盖楼先看地基承载力一样，PDN的指标决定了你的电源网络能不能撑住芯片的瞬态电流需求。
2.1 目标阻抗的定义
目标阻抗（Target Impedance，Ztarget）是PDN设计里最核心的概念。它不是什么高深理论，说白了就是：芯片需要多少电流，电源网络能提供多少电压，两者一除，就是阻抗。
目标阻抗计算公式：
Z_target = (VDD × Ripple%) / I_transient其中：
VDD —— 芯片工作电压（V）
Ripple% —— 允许的电压纹波百分比（通常取3%~5%）
I_transient —— 瞬态电流变化量（A）
举个例子。我做过一个DDR4的设计，VDD=1.2V，纹波要求3%，瞬态电流变化2A。算下来目标阻抗就是：
Z_target = (1.2 × 0.03) / 2 = 0.018 Ω = 18 mΩ嗯，18毫欧。这个值意味着什么？意味着从芯片焊盘看进去，整个电源网络的阻抗在任何频率下都不能超过18毫欧。
注意：目标阻抗不是直流电阻，而是全频段阻抗。很多工程师只测直流压降，忽略了高频阻抗，结果芯片在高速切换时电压塌陷得一塌糊涂。我曾经吃过这个亏，后来再也不敢只看DC了。
2.2 阻抗曲线分析
目标阻抗是一个数值，但PDN的阻抗是随频率变化的。我们需要画出一条阻抗-频率曲线，看看它在全频段是否都低于目标阻抗。
为什么阻抗会随频率变化？你想想看，PDN里有电容、有电感、有电阻。电容在低频时阻抗高，高频时阻抗低；电感正好相反。这些元件组合在一起，阻抗曲线就变成了一个多峰多谷的形状。
2.2.1 典型PDN阻抗曲线结构
一条完整的PDN阻抗曲线，通常包含三个区域：
| 频率区域 | 主导元件 | 阻抗特性 | 设计关注点 |
|---|---|---|---|
| 低频区（DC ~ 1 kHz） | VRM、PCB走线 | 阻性为主，阻抗平坦 | 直流压降（IR Drop） |
| 中频区（1 kHz ~ 1 MHz） | 体电容、MLCC | 容性为主，阻抗下降 | 谐振峰抑制 |
| 高频区（1 MHz ~ 1 GHz） | 片上电容、封装电容 | 感性上升，阻抗爬坡 | 高频去耦 |
我习惯把阻抗曲线分成三段来看。低频段看VRM的响应速度，中频段看电容网络的谐振控制，高频段看封装和芯片本身的寄生参数。
2.2.2 谐振峰与反谐振峰
阻抗曲线上最让人头疼的就是谐振峰。电容和电感串联会形成串联谐振，阻抗降到最低；电容和电感并联会形成并联谐振，阻抗升到最高。
你想想看，如果并联谐振峰的阻抗超过了目标阻抗，那在这个频率点上，芯片的瞬态电流就会引起过大的电压波动。这就是为什么我们常说“PDN设计就是跟谐振峰作斗争”。
避坑指南：我曾经在一个项目里，用了大量同容值的0402电容，结果在10 MHz附近形成了一个巨大的反谐振峰，阻抗飙到了80 mΩ，而目标阻抗只有30 mΩ。后来我把电容值分散开，用不同容值、不同封装的电容组合，才把峰值压下去。记住：电容的多样性比数量更重要。
2.3 时域与频域指标
PDN指标可以从两个维度看：频域和时域。频域指标就是阻抗曲线，时域指标就是电压纹波和瞬态响应。两者是等价的，但各有各的用处。
2.3.1 频域指标
频域指标的核心就是阻抗曲线全频段低于目标阻抗。具体来说：
- 最大阻抗（Zmax）：全频段阻抗峰值，必须小于Ztarget
- 谐振频率（fres）：阻抗峰值对应的频率点，需要避开芯片工作频率
- 阻抗平坦度：阻抗曲线在目标频段内的波动幅度，波动越小越好
我一般会留20%的余量。比如目标阻抗是18 mΩ，我会要求仿真结果不超过14 mΩ。为什么？因为仿真模型有误差，PCB加工有公差，温度变化也会影响电容值。不留余量，板子做出来很可能就超标了。
2.3.2 时域指标
时域指标更直观，就是看芯片供电电压的波动情况：
- 电压纹波（Ripple）：稳态下的周期性电压波动，通常要求峰峰值不超过VDD的3%~5%
- 电压跌落（Drop）：瞬态电流变化引起的电压下降，通常要求不超过VDD的5%~10%
- 建立时间（Settling Time）：电压从跌落恢复到稳态的时间，要求小于芯片时钟周期的几倍
频域与时域的对应关系：
频域阻抗曲线与时域电压响应可以通过傅里叶变换相互转换。简单说：
- 低频阻抗高 → 电压纹波大
- 高频阻抗高 → 瞬态跌落深
- 谐振峰 → 特定频率的振荡
我建议设计时先做频域分析，因为频域能告诉你“哪里有问题”；再做时域验证，因为时域能告诉你“问题有多严重”。两者缺一不可。
2.4 PDN指标知识体系
下面这张图总结了PDN核心指标的整体逻辑关系：
2.5 实际设计中的指标取舍
理论讲完了，说说实际中怎么用。我遇到过不少工程师，拿着目标阻抗公式算出一个值，然后拼命往这个值上靠。其实没必要这么死板。
举个例子。如果芯片的瞬态电流变化很小，比如只有0.5A，那目标阻抗可以放宽到72 mΩ（1.2V×3%/0.5A）。这种情况下，你根本不需要堆那么多电容。反过来，如果芯片是高性能CPU，瞬态电流变化可能达到20A，目标阻抗就变成了1.8 mΩ——这个值几乎不可能在全频段实现，只能靠片上电容和封装电容来分担。
我的经验：目标阻抗不是死线，而是设计方向。实际项目中，我会先算一个理论值，然后根据芯片的功耗特性、PCB的层叠结构、电容的选型成本，综合调整。有时候，稍微放宽一点纹波要求，就能省下一大半电容成本。关键是理解芯片到底需要什么，而不是盲目追求极低的阻抗。
2.6 本章小结
PDN的核心指标就三个关键词：目标阻抗、阻抗曲线、时域响应。目标阻抗是设计目标，阻抗曲线是频域分析工具，时域响应是最终验证手段。三者环环相扣，缺一不可。
记住一句话：PDN设计不是把阻抗做低，而是把阻抗做平。一个平坦的阻抗曲线，意味着PDN在所有频率下都能稳定供电，这才是高速数字系统真正需要的。