2、目标阻抗设计法：目标阻抗的定义、计算方法、频域阻抗曲线解读

做PDN设计，说白了就是跟阻抗打交道。你想想看，芯片要正常工作，供电就得稳。怎么算稳？业界有个很实用的工具——目标阻抗设计法。我个人习惯用这个方法做前期评估，比瞎猜靠谱多了。

目标阻抗，英文叫Target Impedance。它的核心思想很简单：在整个工作频段内，电源分配网络（PDN）的输入阻抗要低于某个阈值。只要做到这一点，芯片管脚上的电压波动就不会超过允许范围。

公式长这样：

Z_target = (VDD × Ripple%) / I_transient

其中：

举个例子：某DDR4芯片，VDD=1.2V，允许纹波3%，瞬态电流变化5A。那么目标阻抗就是：

Z_target = (1.2 × 0.03) / 5 = 0.0072Ω = 7.2mΩ

嗯，7.2毫欧。这个值很小，意味着你的PDN必须做得非常“硬”。

我在项目中遇到过不少工程师，一上来就问“目标阻抗设多少合适”。其实没有标准答案，得根据你的芯片手册和实际功耗来算。别偷懒，老老实实算一遍。

计算目标阻抗，我一般分三步走：

这里有个坑——瞬态电流ΔI怎么取？ 我曾经吃过这个亏。芯片手册给的通常是稳态电流，瞬态电流可能是稳态的50%~80%。如果你拿稳态电流去算，目标阻抗会偏大，实际做出来电压波动超标。

避坑指南：我曾经在一个DDR4项目中，按稳态电流3A算目标阻抗，结果板子跑起来电压掉到1.08V。后来改成瞬态电流5A重新算，加了4颗去耦电容才搞定。记住：ΔI取最大瞬态跳变值，不是平均值。

不同接口的典型目标阻抗值，我整理了个表：

接口类型	VDD (V)	纹波要求	ΔI (A)	Z_target (mΩ)
DDR3	1.5	3%	3	15.0
DDR4	1.2	3%	5	7.2
LPDDR4	1.1	3%	4	8.25
PCIe Gen4	0.9	5%	6	7.5
FPGA核心	0.85	3%	10	2.55

看到没？FPGA核心的目标阻抗只有2.55mΩ，这几乎是个短路。所以为什么高速板子需要那么多去耦电容？就是这个道理。

算完目标阻抗，下一步就是看PDN的频域阻抗曲线。我个人习惯用仿真软件扫频，从DC扫到100MHz，看阻抗有没有超过红线。

典型的PDN阻抗曲线长这样：

这张图怎么看？我教你：

我的经验：看曲线先找反谐振峰。如果峰值超过目标阻抗，说明这个频点附近去耦不足。我一般会在反谐振峰附近加一颗不同容值的电容，把峰压下去。比如10MHz处有峰，就加一颗0.1μF的电容试试。

说实话，目标阻抗法也不是万能的。我用了这么多年，发现几个问题：

注意：目标阻抗法是一个工程近似方法，不是精确理论。它帮你快速定位问题，但最终还是要靠时域仿真和实测来验证。我曾经在一个项目中，目标阻抗算出来没问题，但实际板子就是不稳定。后来发现是PDN的Q值太高，导致时域振铃。所以，别迷信目标阻抗，它只是工具。

最后给几条实战建议：