1. PDN 基础概念：从“供电”到“系统命脉”

各位工程师朋友，咱们开始第一讲。PDN，全称 Power Delivery Network，中文叫“供电网络”。

说白了，它就是板上从电源入口到每个芯片电源引脚之间的那整条通路。包括 VRM（电压调节模块）、Bulk 电容、去耦电容、PCB 走线、过孔、平面层，一直到芯片封装和 die 上的供电结构。

我刚开始做硬件那几年，总觉得 PDN 不就是“把电送过去”嘛，能有多复杂？直到有一次，一块板子功能全对，就是上电瞬间复位，查了整整两周……最后发现是 PDN 的 AC 阻抗在某个频点飙到了 2Ω 以上。嗯，从那以后，我再也不敢小看 PDN 了。

1.1 什么是 PDN？一个简单的模型

你可以把 PDN 想象成一个多级水塔系统：

• VRM 就是水泵，负责把水（电流）从低压抽上来，稳定在目标水位（电压）。
• Bulk 电容 是楼顶的大水箱，应对几毫秒到几百毫秒的用水波动。
• 去耦电容 是每层楼的小水桶，应对微秒级的瞬时用水。
• PCB 平面和走线 就是水管，有粗细、有长度、有拐弯。
• 芯片内部 PDN 是水龙头后面的管道，直接连着用水点（晶体管）。

任何一个环节出问题，水龙头出来的水压就会不稳——芯片就会工作异常。

1.2 PDN 在板级调试中的重要性

为什么我专门开这门课讲 PDN 故障排查？因为在实际调试中，PDN 问题占了硬件故障的很大比例。我个人统计过，大概 30%~40% 的板级疑难杂症，根因都在 PDN。

你想想看，芯片要正常工作，需要三个条件：

1. 正确的电压值——不能高也不能低。
2. 足够的电流能力——不能“供不上”。
3. 干净的电压波形——纹波、噪声、瞬态跌落都要在容忍范围内。

PDN 直接决定了第三条，也间接影响前两条。我在项目中遇到过一块 FPGA 板，逻辑功能完全正确，但跑复杂算法时偶尔死机。示波器一看，核心电压在算法启动瞬间跌了 180mV，而芯片规格只允许 100mV 的跌落。这就是典型的 PDN 瞬态响应不足。

PDN 性能指标	影响范围	典型故障表现
DC 压降 (IR Drop)	静态电压精度	芯片工作不稳定、逻辑误翻转
AC 阻抗	瞬态响应	电压跌落/过冲、时序违规
谐振峰	特定频率噪声	时钟抖动、数据眼图闭合
耦合噪声	信号完整性	串扰、误码率上升

1.3 PDN 故障的常见表现

PDN 出问题，不会直接告诉你“我的阻抗超标了”。它会伪装成各种症状。我整理了几种最常见的：

1.3.1 上电时序异常

板子上电后，某个电压轨爬升太慢，或者有“台阶”、“回勾”。这通常是 PDN 的等效串联电阻（ESR）或等效串联电感（ESL）过大，导致充电时间常数异常。我曾经遇到过一块板子，3.3V 轨上电要 200ms 才稳定，而下游芯片要求 50ms 以内——结果就是芯片永远无法完成复位。

1.3.2 偶发性死机/复位

这是最让人头疼的。板子跑着跑着突然死机，或者自动复位。用示波器抓电压波形，往往能看到一个“坑”——电压在某个瞬间跌到了芯片欠压复位阈值以下。原因可能是：

• 去耦电容数量不足或位置太远
• PCB 走线电感过大
• 多个大电流负载同时切换

1.3.3 信号质量恶化

PDN 噪声会通过电源/地平面耦合到信号线上。我调试过一块 DDR3 的板子，数据眼图总是闭合的。查来查去，发现 VTT 电源轨上有 80mV 的 200MHz 噪声，正好和 DDR 时钟谐波重合。加了几个 0402 的 100nF 电容在 VTT 平面附近，眼图一下就打开了。

1.3.4 电磁干扰（EMI）超标

PDN 中的高频开关电流会形成大的回路面积，产生辐射。特别是当去耦电容的安装电感过大时，高频电流不得不走更长的路径，形成“天线”。

1.4 PDN 故障排查的核心逻辑

搞清楚了 PDN 是什么、为什么重要、常见表现有哪些，接下来就是怎么查。我总结了一个“三步走”的思路：

1. 看波形——用示波器抓电源纹波、瞬态跌落、上电斜率。
2. 测阻抗——用 VNA（矢量网络分析仪）测 PDN 的频域阻抗曲线。
3. 对目标——把实测结果和芯片手册的 PDN 阻抗目标对比，找到超标频点。

后面的章节，我会带着大家一步步走完这个过程。今天先把基础打牢。

这张图把本章的知识体系串起来了。你可以把它当作后续学习的“地图”。后面每一章，都会围绕这个框架展开。