4. VRM建模与特性：VRM的等效电路模型、开关频率对PDN的影响、VRM的瞬态响应

各位好，欢迎来到第四章。前面我们聊了PDN的基本概念，也看了目标阻抗怎么定。但有个关键角色一直没细说——VRM，也就是电压调节模块。

说实话，很多工程师把VRM当成一个“黑盒子”，觉得它就是个稳定的电压源。我早年也这么想，直到有一次调试一块高速板，发现核心电压在负载跳变时掉了将近200mV，板子直接复位。查了半天，问题就出在VRM的建模上。

这一章，我们就把它拆开看看。

4.1 VRM的等效电路模型

VRM本质上是一个DC-DC转换器。但它在PDN里的行为，不能简单用一个理想电压源加一个电阻来描述。为什么？因为它的输出阻抗是频率相关的。

我个人习惯用下面这个三阶等效电路来建模VRM的低频行为：

你可能会问，为什么搞这么复杂？

嗯，这里有个关键点：VRM的反馈环路是有带宽的。环路带宽决定了VRM能“响应”多快的负载变化。低于环路带宽的频率，VRM能主动调节输出；高于环路带宽，VRM基本就是个无源网络。

我在项目中遇到过一种情况：用仿真软件自带的理想VRM模型做PDN仿真，结果目标阻抗全过。但板子打样回来，高频纹波超标。后来换成带环路参数的详细模型，才复现出问题。

下面这张图展示了VRM在PDN中的位置和它的等效模型结构：

4.2 开关频率对PDN的影响

VRM的开关频率，是影响PDN性能的一个核心参数。它直接决定了两个东西：输出纹波的大小，以及VRM能响应的负载瞬态速度。

我们来看一个典型的buck转换器输出纹波公式：

ΔVout ≈ (ΔI_L × ESR) + (ΔI_L / (8 × fsw × Cout))

其中：
ΔVout = 输出电压纹波
ΔI_L  = 电感电流纹波
ESR   = 输出电容等效串联电阻
fsw   = 开关频率
Cout  = 输出电容

从公式可以清楚看到，开关频率越高，纹波越小。但事情没那么简单。

开关频率对PDN的影响，我总结成下面几个方面：

开关频率	对PDN的正面影响	对PDN的负面影响
低频（100~300 kHz）	开关损耗低，效率高	纹波大，需要大容量输出电容；瞬态响应慢
中频（300 kHz~1 MHz）	纹波和效率的折中，应用最广	需要平衡电感和电容的选型
高频（1~5 MHz）	纹波小，瞬态响应快，可减小输出电容	开关损耗增加，EMI问题突出，驱动电路设计复杂

你想想看，为什么现在很多高性能处理器用的VRM开关频率都在1MHz以上？说白了，就是为了快速响应负载的剧烈变化。CPU从休眠到满载，电流可能在几微秒内跳变几十安培。如果VRM反应不过来，电压就会掉到芯片无法工作的程度。

4.3 VRM的瞬态响应

瞬态响应，是衡量VRM在负载电流突变时维持输出电压稳定的能力。这是PDN设计中最容易被忽视，但也是最致命的问题之一。

我举个例子。假设你的芯片需要从1A瞬间跳到10A，上升时间1μs。VRM的环路带宽是100kHz。那么在这1μs内，VRM的反馈环路根本来不及反应。谁来提供这9A的电流？

答案是：输出电容。

这就是为什么VRM的瞬态响应分析，必须和输出电容的选型一起看。

我曾经调试过一个DDR4内存供电的设计。负载从空闲到读写切换时，VDDQ电压跌落了120mV，超过了JEDEC规定的±5%容限。查了半天，发现是VRM的环路补偿参数设置不当，导致瞬态恢复时间过长。

解决方法是调整了补偿网络的RC值，把环路带宽从80kHz提升到了150kHz。同时增加了两颗470μF的钽电容。电压跌落降到了45mV以内。

下面这张图展示了VRM在负载电流阶跃时的典型瞬态响应波形：

从这张图可以清楚看到，在t0时刻负载电流阶跃后，输出电压迅速跌落。这个跌落幅度和速度，取决于输出电容的ESR和容量。直到t1时刻，VRM的反馈环路才开始起作用，电压开始回升。到t2时刻，电压基本恢复到稳态。

我个人在做瞬态仿真时，会重点关注三个参数：

• 电压跌落幅度（ΔVdrop）：不能超过芯片的容限，通常要求<5%
• 恢复时间（t2 - t1）：越短越好，一般要求<10μs
• 过冲幅度：电压恢复时可能超过稳态值，同样不能超标