3. 信号采样基础：采样定理、频率选择与抗混叠滤波器
各位同学，咱们今天聊点硬核的。信号采样，说白了就是把连续的时间信号变成离散的数字点。你想想看，热设计里那些温度曲线，最终进到芯片里都是一个个采样点。如果这一步没做好，后面滤波、控制全是白搭。
我个人习惯，讲采样必先讲一个“坑”。混叠，这词儿听着玄乎，其实特简单——就是你采回来的信号，频率“变了味”。比如你测一个100Hz的正弦波，采样频率设低了，结果出来看着像50Hz。这在热设计里是要命的，因为你会误判系统的热响应速度。
3.1 采样定理（奈奎斯特）—— 底线中的底线
奈奎斯特采样定理，公式就一句话：fs ≥ 2 * fmax。fs是采样频率，fmax是信号里的最高频率成分。
为什么是2倍？我打个比方。你拍一个人跑步，每秒拍一张照片，如果这人每秒跑两圈，你拍到的永远是他同一个位置，根本看不出他在跑。采样也是这个道理，每个周期至少采两个点，才能还原出频率信息。
核心结论：采样频率必须大于信号最高频率的两倍。等于都不行，必须大于。等于的时候，相位一偏，信号就没了。
我在项目中遇到过一件事。一个温度传感器输出有50Hz工频干扰，我采样设了100Hz。结果呢？干扰全混叠到直流分量上去了，温度读数飘得离谱。后来我改成200Hz采样，再加个低通，问题才解决。嗯，这就是活生生的教训。
3.2 采样频率选择 —— 不是越高越好
很多人觉得采样频率越高越好。其实不是。频率高了，数据量大，功耗高，处理也慢。热设计里，温度变化本来就慢，你搞个1MHz采样，纯属浪费资源。
那怎么选？我一般分三步：
- 确定信号带宽：热系统里，温度变化通常不超过10Hz。但要注意，开关电源、PWM加热器会引入高频噪声，这些也要考虑。
- 留余量：理论是2倍，工程上我习惯取3~5倍。比如信号最高100Hz，我设400Hz或500Hz。这样抗混叠滤波器也好做。
- 考虑硬件限制：ADC的转换时间、MCU的处理能力、存储空间，都是约束。别为了采样频率把系统搞崩了。
| 应用场景 | 典型信号带宽 | 推荐采样频率 | 备注 |
|---|---|---|---|
| 温度监测（慢变） | 0.1 ~ 1 Hz | 5 ~ 10 Hz | 抗混叠要求低 |
| 温度控制（PID） | 1 ~ 10 Hz | 50 ~ 100 Hz | 需考虑PWM噪声 |
| 热成像/高速热瞬态 | 100 Hz ~ 1 kHz | 3 ~ 5 kHz | 需硬件抗混叠滤波器 |
小技巧：如果你不确定信号最高频率，可以用示波器先看看波形，或者用FFT扫一下。我习惯在原型阶段先设高一点，等摸清底细再降下来。
3.3 抗混叠滤波器概念 —— 采样前的最后一道防线
抗混叠滤波器，说白了就是一个低通滤波器，放在ADC之前。它的任务很简单：把高于fs/2的频率成分全部干掉，不让它们混进采样结果里。
你可能会问：信号里本来没有高频，为什么还要加？
因为现实世界不干净。电源噪声、电机干扰、射频耦合……这些高频成分无处不在。如果不滤掉，它们就会“伪装”成低频信号，混进你的数据里。
我曾经吃过这个亏。一个热敏电阻的采样，怎么调都跳得厉害。查了半天，发现是附近一个开关电源的200kHz噪声，通过走线耦合进来了。采样频率只有1kHz，200kHz的噪声混叠成了200kHz - 1000*floor(200/1) = 200kHz - 1000*200 = 0Hz？不对，算一下：200kHz / 1kHz = 200，余数为0，所以混叠到直流。难怪读数一直偏大。后来加了一阶RC低通，截止频率设到100Hz，世界清净了。
警告：抗混叠滤波器必须在采样之前，而不是之后。数字滤波只能处理已经采回来的数据，但混叠在采样那一刻就已经发生了，数字滤波救不了。
抗混叠滤波器的设计要点：
- 截止频率：一般设在fs/2的80%左右。比如fs=100Hz，截止频率设40Hz。留点余量给滤波器滚降。
- 阶数：一阶RC够用吗？看情况。如果噪声频率离fs/2很远，一阶就行。如果很近，需要高阶或有源滤波器。
- 相位延迟：滤波器会引入延迟。热设计里通常不敏感，但如果你做实时控制，要注意这个延迟会不会影响稳定性。
下面这张图，是我自己总结的采样系统知识框架，你看看就明白了。
最后说一句。采样这事儿，理论简单，但工程里全是细节。我见过太多人，仿真跑得飞起，一上硬件就翻车。为什么？因为没把采样当回事。你记住：采样是数字信号处理的入口，入口脏了，后面再怎么洗也洗不干净。