2. 传导噪声抑制：电源滤波网络设计
传导噪声，说白了就是噪声沿着电源线、信号线往外跑。它不像辐射噪声那样“隔空传功”，而是实打实地在导线上传播。我刚开始做热设计时，总觉得把散热搞定就万事大吉，结果有一次在EMC测试中，传导发射死活过不了，最后发现是电源滤波没做好。嗯，从那以后，我对滤波网络的设计就格外上心。
这一节，我们重点聊聊三个核心手段：π型滤波、共模扼流圈，以及PCB布局与去耦电容的实战技巧。
2.1 π型滤波网络：经典的三元件组合
π型滤波器，结构上像希腊字母π，由两个电容夹一个电感（或磁珠）组成。它的核心逻辑是：先让电容把高频噪声对地短路，再用电感或磁珠阻挡残余噪声，最后再用电容收尾。
典型π型滤波电路结构：
输入 —— C1 —— L —— C2 —— 输出
| |
GND GND我个人习惯在电源入口处放一个π型滤波器。为什么？因为它的插入损耗比单电容或单电感高得多，尤其对宽频带的噪声抑制效果明显。我在项目中遇到过一款DC-DC模块，开关频率2.2MHz，输出纹波高达150mV。加了一个π型滤波器后，纹波直接压到了15mV以下。
选型时要注意三点：
- C1和C2：通常选X7R或NP0材质的MLCC，容值在1µF~10µF之间。注意耐压要留足余量，我一般留50%以上。
- L：可以用绕线电感或铁氧体磁珠。电感值在1µH~10µH之间。磁珠更适合高频噪声，但要注意直流偏置电流不能超过额定值，否则会饱和失效。
- 谐振点：π型滤波器本身有谐振频率，如果谐振点落在噪声频段内，反而会放大噪声。所以一定要用仿真或实测确认。
我的小技巧： 如果空间允许，C1和C2可以各并联一个小容值（如100pF）的NP0电容，专门对付100MHz以上的高频噪声。这叫“多级去耦”，效果立竿见影。
2.2 共模扼流圈：对付共模噪声的利器
传导噪声分两种：差模噪声和共模噪声。差模噪声走的是信号线与信号线之间，共模噪声走的是信号线与地之间。π型滤波器主要对付差模噪声，而共模扼流圈（Common Mode Choke，CMC）是专门对付共模噪声的。
共模扼流圈的结构很简单：两根导线绕在同一个磁环上。差模电流在磁芯中产生的磁通方向相反，相互抵消，所以对差模信号几乎没有阻抗。但共模电流方向相同，磁通叠加，呈现高阻抗，从而抑制共模噪声。
共模扼流圈的等效模型：
Line1 —— Lcm —— 输出1
|
磁芯
|
Line2 —— Lcm —— 输出2我记得有一次做一款变频器，传导发射在30MHz附近超标。用近场探头一测，发现是共模噪声在作祟。在电源输入端加了一个共模扼流圈（感值约1mH），超标点直接压下去20dB。嗯，这就是共模扼流圈的威力。
选型时要注意：
- 阻抗-频率曲线：不同材质的磁芯，阻抗峰值频率不同。锰锌铁氧体适合低频（几kHz~几MHz），镍锌铁氧体适合高频（几十MHz以上）。
- 额定电流：共模扼流圈要能承受线路中的最大电流，否则磁芯饱和，电感量骤降，失去抑制效果。
- 漏感：实际共模扼流圈总有漏感，这个漏感可以当差模电感用。有些设计会故意利用漏感来同时抑制差模噪声。
我曾经踩过的坑： 共模扼流圈的两根导线如果绕制不对称，会导致差模阻抗不平衡，反而把差模噪声转换成共模噪声。所以，一定要选绕制工艺好的产品，或者用共模扼流圈专用的四线法测试验证。
2.3 PCB布局对传导噪声的影响
滤波器件选得再好，如果PCB布局一塌糊涂，传导噪声照样压不住。你想想看，高频噪声的路径阻抗如果很大，它就会“另寻出路”，通过寄生电容或互感耦合到其他地方。
布局的核心原则：
- 输入输出隔离：电源输入端和输出端要分开放置，中间用地层或地线隔离。我见过有人把π型滤波器的输入和输出走线平行走，结果噪声直接通过寄生电容耦合过去，滤波器形同虚设。
- 回路面积最小化：高频电流的回路面积越小，辐射和传导噪声就越小。比如，去耦电容要尽量靠近IC的电源引脚和地引脚，让回路面积接近零。
- 地平面完整：不要在地平面上开槽或分割，否则会增大地阻抗，导致共模噪声增大。如果必须分割，要用桥接电容或磁珠连接。
- 滤波器件靠近噪声源：π型滤波器和共模扼流圈要尽量靠近噪声源（如DC-DC模块、开关管），让噪声在源头就被抑制，而不是等它跑远了再处理。
我的布局习惯： 先布滤波电路，再布信号线，最后布电源线。滤波电路的地要单独走线，然后单点连接到系统地。这样能避免滤波电流污染其他电路。
2.4 去耦电容的选型与放置策略
去耦电容，说白了就是给IC提供一个低阻抗的本地电源。当IC瞬间需要大电流时，去耦电容能快速提供电荷，避免电源电压跌落。同时，它也能把IC产生的高频噪声就近短路到地。
选型要点：
- 容值组合：单一容值的电容，其自谐振频率只有一个。为了覆盖宽频带，通常用多个不同容值的电容并联。比如，10µF（对付低频）+ 0.1µF（对付中频）+ 100pF（对付高频）。
- ESR和ESL：等效串联电阻（ESR）和等效串联电感（ESL）越小越好。MLCC的ESR和ESL通常比电解电容小得多，所以高频去耦首选MLCC。
- 材质：NP0/C0G材质温度稳定性最好，但容值做不大。X7R材质容值大，但温度系数和电压系数明显。我一般高频用NP0，低频用X7R。
放置策略：
- 距离：去耦电容离IC电源引脚越近越好，最好在1mm以内。距离每增加1mm，寄生电感就增加约1nH，高频去耦效果急剧下降。
- 过孔：电容的接地端要用短而粗的过孔直接打到地平面，不要绕路。我见过有人把电容的地通过一段长走线再打过孔，结果那点寄生电感把去耦效果毁掉了。
- 并联：多个去耦电容可以并联放置，但要注意它们之间不要形成谐振环路。通常，不同容值的电容要间隔一定距离，避免相互耦合。
我曾经犯过的错： 有一次为了省空间，我把0.1µF和100pF两个电容叠在一起放，结果它们之间形成了寄生谐振，反而在某个频点放大了噪声。后来我把它们分开至少5mm，问题就解决了。所以，去耦电容不是堆得越密越好，要讲究“距离产生美”。
2.5 知识体系总览
为了让你更直观地理解这一节的内容，我画了一张结构图。它把传导噪声抑制的三大手段——π型滤波、共模扼流圈、PCB布局与去耦——以及它们之间的关系，都梳理清楚了。
这张图把这一节的核心逻辑串起来了。你可以看到，π型滤波和共模扼流圈是“器件级”的手段，而PCB布局与去耦是“系统级”的手段。只有把它们结合起来，才能真正把传导噪声压下去。
好了，这一节的内容就到这里。记住，滤波网络设计不是简单的“堆料”，而是要根据噪声的频率、幅度、路径来精心选择器件和布局。多动手、多测试，你也能成为传导噪声抑制的高手。