📚 课程目录第4章向量指令集详解

4、向量指令集详解：常用向量指令（加载、存储、算术、逻辑、比较、归约）的语法与语义

RISC-V 向量扩展（RVV，RISC-V Vector Extension）为边缘 AI 推理提供了关键的并行计算能力。在边缘设备上运行 CNN、Transformer 等模型时，卷积、矩阵乘、激活函数、归一化等操作均需转化为高效的向量指令序列。本章聚焦 RVV 1.0 规范中最高频使用的指令类别——加载、存储、算术、逻辑、比较与归约，深入剖析其语法结构、语义行为及在典型 AI 算子中的映射方式。理解这些指令的底层机制，是编写高性能内核、正确配置向量寄存器与掩码、规避流水线冒险的前提。

上图展示了 RVV 指令体系的整体数据流。向量加载指令将数据从内存搬入向量寄存器组，算术、逻辑与比较指令对向量寄存器中的元素进行并行运算，归约指令将向量压缩为标量结果，存储指令则将结果写回内存。所有指令的执行均受向量长度 vl、元素宽度 SEW 和寄存器分组 LMUL 的约束。下面按指令类别逐一展开。

4.1 向量加载与存储指令：数据搬运的三种模式

4.1.1 核心原理：Unit-Stride、Strided 与 Indexed

向量加载/存储指令负责在内存与向量寄存器之间搬运数据。RVV 定义了三种寻址模式，分别适用于不同的数据布局：

Unit-Stride（连续模式）：内存地址连续，每个元素间隔固定为 SEW/8 字节。适用于张量内存布局为稠密连续的场景，如激活值、权重矩阵的按行存储。
Strided（跨步模式）：元素之间间隔固定步长 stride 字节。适用于按列访问矩阵、图像通道交错（NHWC 转 NCHW）等场景。
Indexed（索引模式）：每个元素的地址由基地址加上一个索引向量中的偏移量决定。适用于稀疏数据访问、Gather/Scatter 操作。

指令语法遵循统一格式：vle<sew>.v vd, (rs1), vm，其中 sew 为元素位宽（8/16/32/64），vd 为目标向量寄存器，rs1 为基地址标量寄存器，vm 为掩码使能位（v0.t 表示受掩码控制，v0 表示不受掩码控制）。Strided 模式额外携带 rs2 指定步长，Indexed 模式使用 vs2 作为索引向量。

4.1.2 操作流程：配置 vtype 与 vl

使用 vsetvli 设置 SEW、LMUL 并返回实际 vl 值。
将基地址加载到标量寄存器（如 a0）。
执行加载指令，硬件按 vl 指定的元素个数从内存读取数据。
若启用掩码，仅掩码位为 1 的通道执行加载，其余通道保持原值。

案例拆解：NHWC 转 NCHW 的 Strided 加载

假设输入特征图尺寸为 H=4, W=4, C=3，内存布局为 NHWC，需要转换为 NCHW。转换的核心是提取每个通道的平面数据。以提取通道 0 为例：

// 假设 a0 指向输入起始地址，H*W = 16 个元素
// 通道间距 = C * sizeof(float) = 12 字节
vsetvli t0, a1, e32, m1   // a1 = 16, 设置 SEW=32, LMUL=1
vlse32.v v0, (a0), a2, v0 // a2 = 12 (stride), 加载通道 0 的 16 个元素

该指令从地址 a0 开始，每隔 12 字节取一个 4 字节元素，共取 16 个元素存入 v0。相比逐元素标量拷贝，速度提升约 VLEN/SEW 倍（本场景为 4 倍）。

4.1.3 常见误区与总结

误区 1：忽略 vl 的返回值。实际 vl 可能小于请求值（当元素总数不是 VLEN 整数倍时），必须使用返回值控制循环。
误区 2：Strided 模式步长单位是字节而非元素个数。步长必须为 SEW/8 的整数倍，否则产生非对齐访问异常。
误区 3：Indexed 加载的索引向量元素位宽应与 SEW 匹配，否则索引溢出导致错误地址。

4.2 向量算术指令：定点与浮点运算的向量化

4.2.1 核心原理：三操作数格式与宽度扩展

算术指令采用 vop.vv vd, vs2, vs1 或 vop.vx vd, vs2, rs1 格式。.vv 表示两个向量操作数，.vx 表示一个向量加一个标量操作数，.vi 表示立即数操作数。常见指令包括：

指令类别	语法示例	语义说明
整数加减	`vadd.vv vd, vs2, vs1`	逐元素相加，结果写入 vd
整数乘除	`vmul.vx vd, vs2, rs1`	向量元素乘以标量
定点乘加	`vmacc.vv vd, vs1, vs2`	vd = vs1 * vs2 + vd（乘累加）
浮点运算	`vfadd.vv / vfmul.vv`	单/双精度浮点加减乘除
类型转换	`vfcvt.f.x.v`	整数转浮点、浮点转整数、宽度扩展/收缩

算术指令的语义受 vtype 中的 SEW 和 LMUL 影响。例如 vadd.vv 在 SEW=32 时执行 32 位整数加法，在 SEW=16 时执行 16 位加法。定点指令（如 vsmul）还依赖 vxrm（舍入模式）和 vxsat（饱和标志）寄存器。

4.2.2 操作流程：卷积算子的向量化映射

将卷积核权重加载为向量寄存器（如 v0 存放 3x3 核的 9 个权重）。
将输入图像的一个通道块加载为向量（如 v1 存放 16 个像素）。
使用 vmul.vv 执行逐元素乘法，再使用 vredsum.vs 将 9 个乘积累加为输出像素。
滑动窗口，重复上述过程直到覆盖整个特征图。

实战场景：INT8 量化卷积的定点乘加

边缘设备常用 INT8 量化模型。假设输入为 INT8，权重为 INT8，累加器为 INT32。使用 vwmacc.vv（ widening multiply-accumulate）指令：

// v0 存放 8 个 INT8 输入，v1 存放 8 个 INT8 权重
// v2 为 INT32 累加器
vwmacc.vv v2, v0, v1   // v2[i] += (int32)v0[i] * (int32)v1[i]

该指令将 8 位输入扩展为 32 位后相乘并累加，避免中间溢出。相比先扩展再乘加，指令数减少 50%，且硬件自动处理符号扩展。

4.2.3 常见误区与总结

误区 1：混淆 vmul 与 vmulh。vmul 返回乘积低位，vmulh 返回高位，定点乘法需根据 Q 格式选择正确指令。
误区 2：忽略 vxrm 对定点舍入的影响。不同舍入模式（RNE、RTZ、RDN、RUP）会导致结果差异，推理时需统一设置。
误区 3：浮点运算默认不捕获异常。若需检测 NaN/Inf，需显式读取 fcsr 寄存器。

4.3 向量逻辑与比较指令：掩码生成与条件操作

4.3.1 核心原理：位运算与掩码寄存器

逻辑指令包括 vand、vor、vxor、vnot 等，按位操作向量元素。比较指令（vmseq、vmsne、vmslt、vmsgt、vmsle、vmsge）逐元素比较，结果写入掩码寄存器 v0。掩码寄存器每个元素占 1 位，用于后续指令的条件执行。

比较指令语法：vmslt.vv vd, vs2, vs1, vm，其中 vd 必须是掩码寄存器（通常为 v0）。比较结果按 SEW 分组，每组产生 1 位掩码。

4.3.2 操作流程：ReLU 激活与 Clip 裁剪

加载输入向量到 v1。
使用 vmslt.vx v0, v1, x0 比较元素是否小于 0（x0 为常数 0）。
使用 vmerge.vvm v2, v1, x0, v0 将小于 0 的元素替换为 0，其余保持不变。

案例拆解：YOLO 检测头的 Sigmoid + 阈值过滤

YOLO 输出层需要对每个锚框的置信度执行 Sigmoid 激活，并过滤低于阈值的框。向量化实现：

// v0 存放 16 个原始置信度分数（浮点）
// 1. 计算 Sigmoid: 1/(1+exp(-x))
vfneg.v v1, v0          // v1 = -x
vfexp.v v1, v1          // v1 = exp(-x)
vfadd.vf v1, v1, fa0    // fa0 = 1.0, v1 = 1+exp(-x)
vfrec7.v v2, v1         // v2 ≈ 1/(1+exp(-x))
// 2. 阈值比较: 保留 > 0.5 的框
vmsgt.vf v0, v2, fa1    // fa1 = 0.5, v0 掩码标记置信度 > 0.5 的通道
// 3. 后续仅处理掩码为 1 的通道

该流程将 16 个元素的 Sigmoid 与阈值过滤压缩为 6 条向量指令，相比标量循环减少约 70% 指令数。

4.3.3 常见误区与总结

误区 1：比较指令的结果是掩码寄存器，不是普通向量寄存器。后续使用 vmerge 或 vcompress 时需注意操作数类型。
误区 2：掩码寄存器 v0 同时作为比较目标与掩码源时，需确保 vm 位设置正确，避免自修改导致逻辑错误。
误区 3：浮点比较需考虑 NaN 行为。RVV 默认比较结果为 false（即 NaN 不大于任何数），若需特殊处理需额外判断。

4.4 向量归约指令：从向量到标量的聚合

4.4.1 核心原理：归约操作与标量扩展

归约指令将向量元素聚合为单个标量结果。常用指令包括 vredsum.vs（求和）、vredmax.vs（最大值）、vredmin.vs（最小值）、vredand.vs（按位与）等。语法为 vredsum.vs vd, vs2, vs1，其中 vs1 为标量累加器（通常为向量寄存器第 0 个元素），结果写入 vd 的第 0 个元素，其余元素保持不变。

归约操作在 AI 推理中应用广泛：全连接层的偏置累加、BatchNorm 的均值/方差计算、Softmax 的分母求和、全局池化等。

4.4.2 操作流程：Softmax 分母计算

加载 logits 向量到 v0。
使用 vredsum.vs v1, v0, v2 计算所有元素之和，v2 初始为 0。
将结果广播回向量：vmv.v.x v3, x1（x1 存放累加和）。
逐元素相除：vdiv.vv v4, v0, v3。

实战场景：全局平均池化（GAP）的向量化

MobileNet 的最后一层为 GAP，将 7x7x1024 特征图压缩为 1x1x1024。每个通道需对 49 个元素求平均：

// 假设 v0 存放一个通道的 49 个元素（已填充至 VLEN 倍数）
vsetvli t0, a1, e32, m4   // 设置 SEW=32, LMUL=4, 一次处理 16 个元素
vredsum.vs v1, v0, v2     // v1[0] = sum(v0[0..15])
// 循环处理剩余元素，累加到 v1[0]
vsetvli t0, a2, e32, m4   // a2 = 33, 处理剩余 33 个元素
vredsum.vs v1, v0, v1     // v1[0] += sum(v0[0..32])
// 最终除以 49
vfmv.s.f v2, fa0          // fa0 = 49.0
vfdiv.vf v1, v1, v2       // v1[0] = sum / 49

该实现将 49 次标量加法压缩为 2 次向量归约加 1 次除法，性能提升约 10 倍。

4.4.3 常见误区与总结

误区 1：归约结果只写入目标寄存器第 0 个元素，其余元素不变。若需广播结果，必须显式使用 vmv.v.x 或 vfmv.v.f。
误区 2：多轮归约时，累加器必须正确传递。例如 vredsum.vs v1, v0, v1 将结果累加到 v1[0]，但 v1 的其他元素可能残留旧值，需注意初始化。
误区 3：浮点归约的累加顺序影响精度。RVV 不保证归约顺序，若需确定性结果，建议使用 vfredusum.vs（无序）或 vfredosum.vs（有序）并接受性能差异。

经验提醒：在边缘 AI 内核开发中，建议将加载、算术、归约三类指令的延迟特性熟记于心。加载指令通常有 4-6 周期延迟，算术指令 2-4 周期，归约指令 5-8 周期。合理编排指令顺序（先发出加载，再执行算术，最后归约）可隐藏内存延迟，提升流水线利用率。

风险提示：当 LMUL > 1 时，向量寄存器组被合并为更大的虚拟寄存器。例如 LMUL=4 时，v0 实际占用 v0-v3 四个物理寄存器。此时若在中断或函数调用中保存上下文，必须保存整个寄存器组，否则恢复后数据错乱。

本章系统梳理了 RVV 常用向量指令的语法与语义。加载/存储指令解决数据搬运问题，算术指令完成核心计算，逻辑与比较指令生成掩码支持条件操作，归约指令实现向量到标量的聚合。四类指令配合 vsetvli 配置，即可覆盖边缘 AI 推理中 90% 以上的算子需求。实际开发中，建议结合具体硬件微架构（如平头哥玄铁 C908、SiFive X280）的指令周期表，进一步优化指令调度。