嵌入式系统基础：微控制器（MCU）架构、外设接口、内存管理与RTOS基础

嵌入式AI与TinyML的落地载体，绝大多数情况下是微控制器（MCU）而非应用处理器。理解MCU的架构特点、外设接口、内存布局以及实时操作系统（RTOS）的工作机制，是后续部署轻量级神经网络模型、优化推理延迟、控制功耗的前提。本章将围绕这四个核心模块展开，帮助你在硬件与软件之间建立系统性的认知框架。

上图展示了MCU嵌入式系统的核心知识架构。中央是MCU核心，左侧为内存管理，右侧为外设接口，上方为RTOS，底部则指向TinyML部署的关键路径。下面我们逐一深入剖析。

2.1 微控制器（MCU）架构核心原理

MCU与PC处理器（如x86）或应用处理器（如ARM Cortex-A系列）最大的区别在于：资源受限、单芯片集成、确定性实时响应。典型的MCU内部集成了CPU核心、Flash存储器、SRAM、时钟系统、复位电路、以及丰富的外设控制器（UART、I2C、SPI、ADC、定时器等）。

2.1.1 哈佛架构与冯·诺依曼架构

绝大多数现代MCU（如STM32、ESP32、NXP i.MX RT）采用哈佛架构或其改进型，即指令总线与数据总线物理分离。这意味着CPU可以在读取指令（从Flash）的同时，并行访问数据（从SRAM），从而提升执行效率。而传统的冯·诺依曼架构（如早期的8051）使用单一总线，指令和数据共用，存在瓶颈。

2.1.2 流水线与DSP指令

MCU的CPU核心（如ARM Cortex-M4/M7/M33）通常具有3级流水线（取指、译码、执行）。更重要的是，它们往往集成了FPU（浮点运算单元）和DSP（数字信号处理）扩展指令（如单周期乘加指令MAC）。这些指令对于矩阵乘法、卷积运算等AI推理核心操作至关重要。例如，Cortex-M4的MAC指令可以在一个时钟周期内完成一次乘法和一次加法，显著加速矩阵运算。

2.1.3 存储映射与总线矩阵

MCU内部通过总线矩阵（Bus Matrix）连接CPU、DMA控制器、Flash、SRAM以及各类外设。理解存储映射（Memory Map）是编写底层驱动和链接脚本（Linker Script）的基础。以STM32F4为例，其地址空间从0x00000000到0xFFFFFFFF，其中Flash通常映射在0x08000000，SRAM映射在0x20000000，外设寄存器映射在0x40000000。

2.2 外设接口：与物理世界交互的桥梁

嵌入式AI系统需要从传感器获取数据（如加速度计、麦克风、摄像头），并输出控制信号（如电机、显示屏）。MCU通过丰富的外设接口实现这一功能。选择正确的接口并理解其时序，是保证数据采集实时性和完整性的关键。

2.2.1 常用通信接口对比

2.2.2 外设接口操作流程

以初始化一个SPI接口读取外部Flash为例，操作流程如下：

1. 使能时钟：通过RCC（复位和时钟控制）寄存器使能GPIO和SPI外设的时钟。
2. 配置GPIO复用：将SPI相关的引脚（SCK、MOSI、MISO、CS）设置为复用功能（AF）模式。
3. 配置SPI参数：设置波特率预分频、时钟极性（CPOL）、时钟相位（CPHA）、数据帧格式（8位或16位）、主从模式。
4. 使能SPI：设置SPE位使能SPI外设。
5. 数据传输：通过发送数据寄存器（TXDR）写入数据，等待接收数据寄存器（RXDR）非空后读取数据。通常使用DMA进行批量传输以减少CPU负载。

2.3 内存管理：Flash、SRAM与DMA的协同

内存管理是嵌入式AI开发中最容易出问题的地方。MCU的内存资源极其有限（通常Flash < 2MB，SRAM < 1MB），而AI模型动辄需要数百KB的权重存储和数十KB的运行时内存。因此，静态分配优先、内存复用、避免动态堆分配是铁律。

2.3.1 Flash与SRAM的分工

• Flash：存放代码段（.text）、只读数据（.rodata，包括模型权重、常量表）。Flash的读取速度较慢（需要等待周期），且不能随机写入（需要按扇区擦除）。
• SRAM：存放全局变量（.data/.bss）、堆栈（Stack）、堆（Heap）。SRAM速度快，但掉电丢失。

2.3.2 内存对齐与碎片化

ARM Cortex-M处理器要求32位访问必须4字节对齐。在定义结构体时，编译器会自动插入填充字节（Padding）以保持对齐，这可能导致内存浪费。例如，一个包含 uint8_t 和 uint32_t 的结构体，如果顺序不当，可能占用8字节而非5字节。

// 不推荐：可能浪费3字节
struct BadLayout {
    uint8_t a;
    uint32_t b;
    uint8_t c;
};
// 推荐：按大小降序排列，节省内存
struct GoodLayout {
    uint32_t b;
    uint8_t a;
    uint8_t c;
};

2.3.3 DMA（直接内存访问）

DMA允许外设（如ADC、UART、SPI）在无需CPU干预的情况下，直接在内存与外设之间传输数据。这对于连续采集传感器数据（如音频流）至关重要。使用DMA可以显著降低CPU负载，让CPU专注于AI推理计算。

2.4 实时操作系统（RTOS）基础

随着嵌入式AI应用复杂度提升（需要同时处理传感器采集、通信、用户交互、AI推理），裸机轮询（Super Loop）已难以满足实时性和模块化要求。引入RTOS可以将复杂应用拆分为多个独立任务，由内核统一调度。

2.4.1 核心概念：任务、调度器、同步机制

• 任务（Task/Thread）：每个任务拥有独立的栈空间和优先级。任务状态包括运行态、就绪态、阻塞态、挂起态。
• 调度器（Scheduler）：基于优先级抢占式调度（Priority-based Preemptive Scheduling）。高优先级任务就绪时，立即抢占低优先级任务的CPU使用权。同优先级任务之间采用时间片轮转（Round-Robin）。
• 同步与通信：信号量（Semaphore）用于任务同步或互斥访问共享资源；消息队列（Message Queue）用于任务间传递数据；事件标志组（Event Flags）用于多条件同步。

2.4.2 优先级反转与互斥锁

优先级反转是RTOS中的经典问题：低优先级任务持有互斥锁，而高优先级任务等待该锁，导致高优先级任务被低优先级任务阻塞。解决方案包括优先级继承（Priority Inheritance）和优先级天花板（Priority Ceiling）。FreeRTOS的互斥锁（Mutex）默认支持优先级继承。

2.4.3 任务栈大小估算

每个任务需要独立的栈空间。栈大小取决于任务中局部变量的大小、函数调用深度以及中断嵌套层数。估算不足会导致栈溢出，系统崩溃。通常建议在任务中避免定义大型局部数组，改用静态或动态分配的全局缓冲区。

TaskHandle_t audio_task_handle;
TaskHandle_t infer_task_handle;
TaskHandle_t led_task_handle;

// 音频采集任务 - 最高优先级 (优先级3)
void audio_task(void *arg) {
    // 配置I2S和DMA，等待DMA半满/全满中断
    // 将半帧数据通过消息队列发送给推理任务
}

// 推理任务 - 最低优先级 (优先级1)
void infer_task(void *arg) {
    // 从队列接收音频帧
    // 执行MFCC特征提取
    // 执行神经网络推理 (CMSIS-NN优化)
    // 发送结果给LED任务
}

// LED控制任务 - 中等优先级 (优先级2)
void led_task(void *arg) {
    // 等待推理结果事件
    // 切换LED状态
}

2.5 常见误区与总结复盘