第4章 项目案例：BMS硬件设计项目——基于STM32的电池管理板
本章以真实项目为蓝本，完整拆解 BMS 硬件设计的面试表达逻辑。从业务背景到 EMC 测试闭环，帮你构建“可迁移的项目叙事能力”。
📋 项目模板：基于STM32的BMS硬件设计
| 项目名称 | 某储能公司 48V 100Ah 低压储能 BMS 硬件板卡开发 |
| 业务背景 | 客户要求开发一套低成本、低功耗、符合 IEC 标准的 BMS，用于户用储能系统，需通过 EMC 认证并兼容主流锂电体系。 |
| 规模指标 | 12~16 串锂电池 / 采样精度 ≤ ±5mV / 被动均衡电流 100mA / 待机功耗 ＜100μA / 隔离耐压 1500V / EMC 满足 IEC 61000-4-2/4/6 |
| 技术栈 | MCU：STM32F103C8T6｜AFE：TI BQ76940｜隔离 CAN：ISO1050｜隔离电源：B0505S｜采样电阻：Vishay VCS1625｜TVS/共模扼流圈：Bourns |
| 核心难点 |
|
🎯 面试高频追问（含可迁移回答话术）
提示：面试官通常围绕“难点如何发现→方案对比→决策依据→测试验证”层层深挖。以下列出最常见的追问及话术模板。
| 面试官追问 | 可迁移回答话术（60-100字） |
|---|---|
| 为什么选择 BQ76940 而不是其他 AFE？ | 对比了 LTC6813 和 MAX14920。BQ76940 集成度最高，无需外部 LDO 和电平转换，成本低 30%；且 TI 封装尺寸更小，适合紧凑 PCB。缺点是采样速率较低，但储能场景要求不高。 |
| 隔离 I2C 你是怎么保证可靠性的？ | 采用电容隔离方案 ISO1540，两侧加 100nF 去耦电容并严格单点接地。PCB 上隔离沟槽宽度 1.5mm，AFE 侧走线远离变压器磁场。实测 30cm 带载线通信误码率 <1e-9。 |
| 串扰问题你是怎么定位和解决的？ | 用示波器测相邻通道差分信号，发现 VIN-15 与 VIN-14 间存在 20mV 耦合。改进措施：① 加宽采样线间距到 5W；② 中间插入 GND 隔离走线；③ 采样电阻改为 0603 减小寄生电容。最终串扰 <2mV。 |
| 待机功耗如何做到 100μA 以下？ | 切断 AFE 和隔离供电，仅保留 STM32 的 RTC 与外部唤醒管脚。采用 NMOS 作为电源开关，待机时漏电流 <1μA。唤醒电路使用按键下降沿中断 + RTC 闹钟，实测整板待机功耗 78μA。 |
| EMC 辐射超标你是怎么整改的？ | 定位到 80MHz 超标来源于 CAN 总线共模电流。方案：CAN 输出串联 0603 磁珠（100Ω@100MHz），共模扼流圈改为 TDK ACT45B，并增加 22pF 对地电容。二次测试余量 >6dB。 |
💡 避坑提醒
- 不要只讲成功的部分：主动披露首次 EMC 测试未通过的细节，体现分析问题能力。
- 不要忽略“为什么选A不选B”：面试官期待看到方案对比思路（成本/性能/交期）。
- 不要背参数：用具体测试数据（如“待机78μA”“串扰<2mV”）代替模糊表述。
- 不要忘记“可迁移性”：讲完后总结一句“这个隔离方案也适用于其他高压通信场景”。