第2章 硬件FAE必备技术知识体系

🎯 面试问题 1：请解释上拉电阻和下拉电阻的作用，如何选择阻值？

🧐 面试官考察点：

• 是否理解电平钳位的本质，而非死记定义
• 能否结合开漏输出、按键输入等实际场景分析
• 是否具备阻值选型的工程计算能力（功耗 vs 速度）

📐 回答框架：

1. 定义作用：上拉电阻将不确定信号钳位到高电平，下拉电阻钳位到低电平
2. 核心参数：阻值范围 1kΩ–10kΩ，低值→高速，高值→低功耗
3. 场景举例：开漏输出必须配上拉；按键输入用上拉/下拉防抖动
4. 工程经验：考虑驱动能力、电平匹配、并联总阻值

✏️ 简短示例回答：

上拉电阻将不确定信号钳位在高电平，下拉电阻钳位在低电平，常用于开漏输出和按键消抖。阻值选 1k–10kΩ，高速场景选小值以缩短上升沿，低功耗场景选大值以减小漏电流。实际需兼顾驱动强度和电平匹配。

🔍 可能追问：

• 开漏输出与推挽输出的本质区别是什么？
• 如何计算上拉电阻的最大允许值？（考虑漏电流和上升时间）
• 多个开漏输出并联时，上拉电阻如何选？
• I2C总线的上拉电阻为什么常用 4.7kΩ？

🎯 面试问题 2：LDO 和 Buck 降压转换器有什么区别？如何选型？

🧐 面试官考察点：

• 是否理解线性降压与开关降压的本质原理差异
• 能否从效率、噪声、成本、体积四个维度量化对比
• 是否具备实际项目中的组合选型思维（LDO + Buck）

📐 回答框架：

1. 原理区别：LDO 线性调整，Buck 开关斩波
2. 效率对比：LDO 效率 ≈ Vout/Vin，Buck 效率 85%–95%
3. 选型依据：压差大→Buck，噪声敏感→LDO，电池供电→Buck
4. 组合方案：Buck 粗调 + LDO 细调，兼顾效率与纹波

✏️ 简短示例回答：

LDO 线性降压噪声低但效率 ≈ Vout/Vin，适合小压差场景；Buck 开关降压效率可达 90%+ 但纹波较大。选型看三点：压差大选 Buck，噪声敏感选 LDO，电池供电选 Buck。常用 LDO + Buck 组合，Buck 粗调 + LDO 精调输出。

🔍 可能追问：

• LDO 的 dropout 电压是什么意思？对选型有什么影响？
• Buck 电路的纹波主要来源有哪些？如何抑制？
• 同步整流与非同步整流 Buck 的区别是什么？
• 在什么场景下会优先选择 LDO 而不是 Buck？

🎯 面试问题 3：请比较 I2C 和 SPI 接口协议的区别及应用场景。

🧐 面试官考察点：

• 是否熟悉两种协议的信号线、通信方式、速率等核心差异
• 能否根据实际项目需求做出合理的接口选型
• 是否了解协议背后的工程问题（上拉、时序、多设备）

📐 回答框架：

1. 信号线对比：I2C 两线（SDA+SCL），SPI 四线（SCK+MOSI+MISO+CS）
2. 通信方式：I2C 多主从寻址，SPI 一主多从片选
3. 速率对比：I2C 标准 400k/1MHz，SPI 可达 MHz–几十 MHz
4. 场景选型：外设多管脚紧→I2C；高速大数据→SPI

✏️ 简短示例回答：

I2C 两线多主从寻址，速率 400k/1MHz，适合外设多、管脚受限场景；SPI 四线全双工速率 MHz 级，适合高速传感器和显示驱动。选型考虑：器件数多选 I2C，速率要求高选 SPI，管脚紧张选 I2C。注意 I2C 上拉电阻和 SPI 时钟相位配置。

🔍 可能追问：

• I2C 的仲裁机制是如何工作的？多主机同时发送怎么办？
• SPI 的时钟极性（CPOL）和时钟相位（CPHA）如何配置？
• I2C 总线上最多能挂多少个设备？限制因素是什么？
• 如何用示波器排查 I2C 通信失败问题？

📁 项目案例：多通道智能电源管理系统现场调试

🔍 面试高频追问：

• 你是用什么仪器定位到噪声源的？测试步骤是什么？
• 磁珠选型的依据是什么？为什么选 100Ω @100MHz？
• I2C 线上串联电阻的值是怎么确定的？
• 如果客户要求把纹波从 30mV 降到 10mV，你会怎么做？

💬 可迁移回答话术：

分三步定位：①示波器测关键波形对比正常异常；②断开设备逐个排查，锁定 ADC 转换时产生毛刺；③ADC 供电加磁珠电容，I2C 线加 100Ω 串阻。改进后电压跌落从 120mV 降至 25mV，通信误码率从 1e-3 降至 1e-6。