4. Verilog/VHDL 高频问题：阻塞与非阻塞赋值、generate、function/task、状态机编码
本章聚焦 FPGA 面试中出现频率最高的四类语法与设计问题。面试官通过这些问题考察候选人对 仿真语义、代码复用、可综合性 及 编码选型 的理解深度。以下是核心考点概览：
| 核心主题 | 关键考点 | 常见误区 | 面试权重 |
|---|---|---|---|
| 阻塞与非阻塞赋值 | 仿真语义、综合差异、混用后果 | 误用时序逻辑用阻塞赋值 | ⭐⭐⭐⭐⭐ |
| generate 语句 | 批量例化、条件生成、参数化设计 | 与普通 for 循环混淆 | ⭐⭐⭐ |
| function / task | 可综合性、使用场景、返回值 | task 在可综合设计中滥用 | ⭐⭐⭐ |
| 状态机编码 | 二进制 / 格雷 / 独热、三段式 | 编码方式选择不当、缺容错 | ⭐⭐⭐⭐⭐ |