第3章 高频技术问题一：数字后端流程与工具
本章聚焦数字后端核心环节——综合、布局、布线、时序分析的面试考察点。面试官常通过这些问题检验候选人对流程理解深度、工具使用经验及问题解决思路。以下先梳理整体流程，再给出3个典型问答卡片。
| 阶段 | 主要任务 | 关键考量 |
|---|---|---|
| 逻辑综合 | RTL → Gate-level netlist | 时序约束、面积、功耗 |
| 布局 | 标准单元放置 | 拥塞、时序、利用率 |
| 布线 | 信号线与电源网络连接 | DRC、天线效应、时序 |
| 静态时序分析 | 建立/保持时间验证 | 违例修复、corner选择 |
1. 请简述逻辑综合的主要步骤，如何确保网表满足时序要求？
面试官考察点：对综合工具（如Design Compiler）工作流程的熟悉度；是否理解时序约束的作用；能否主动考虑面积/功耗权衡。
回答框架：1）三段式流程说明（转译→优化→映射）；2）约束设置要点（时钟周期、IO延时、假路径）；3）时序优化策略（增加驱动、重定时、逻辑平衡）；4）典型报告解读（slack、area、power）。
示例回答：逻辑综合包括转译（RTL→GTECH）、优化（布尔简化、重定时）、映射（到工艺库）。通过约束声明时钟周期和输入输出延时，利用set_max_area/set_max_power调优。最终检查slack表，对违例路径使用size_cell或插入缓冲器。
2. 布局阶段如何解决高利用率下的路由拥塞并满足时序？
面试官考察点：对布局器（如Innovus/ICC2）拥塞规避机制的了解；是否具备面积—时序—拥塞三方权衡的实际经验。
回答框架：1）拥塞原因（利用率高、macro放置不当、某些层可用通道少）；2）布局前措施（macros预放置、摆放白名单、flatten规划）；3）布局中措施（congestion-driven placement、spread cells、place_opt -congestion）；4）迭代验证（使用routing congestion map与loops）。
示例回答：在Innovus中，先手动规划macros与边界留白，利用setPlaceMode -congestionEffort high，运行place_opt -congestion。对热点区域使用spreadCells或density grid填充硬宏。最终通过ccopt检查实际wire长度，与sign-off工具对比拥塞报告。
3. 解释建立时间与保持时间违例的区分，修复方法有何不同？
面试官考察点：STA基本概念；区分setup/hold不同优化手段；能结合工艺Corner说明。
回答框架：1）定义与公式（setup：data < clock - Tsetup；hold：data > Thold）；2）setup违例处理（增大时钟周期、减小路径延迟：size_cell up、插入buffer、改善布线层）；3）hold违例处理（延迟路径：插入delay cell、增加负载、后端使用useful skew）；4）Corner相关性：setup看worst corner，hold看best corner。
示例回答：setup违反通常调大驱动或减少逻辑级数，如将slow cell换为fast cell；hold违反则插入delay buffer或利用useful skew向后挪时钟。在PrimeTime中报出violation后，先确认是setup还是hold，再针对性fix_eco_timing -type setup/hold。