扫描链设计原理与面试回答
扫描链是 DFT 最核心的技术之一，面试中高频考察 结构理解、时钟域处理 和 时序约束 三个维度。回答时需展示从原理到实操的完整链路，避免停留在概念层面。
本章围绕扫描链面试的三大命题展开：结构原理与工作模式、多时钟域设计与同步、时序约束与常见问题修复。每个卡片均提供可直接套用的回答框架。
核心备考指标： 扫描单元类型对比 · 时钟域分组策略 · scan_mode 约束写法 · hold violation 修复流程 · 链数选择依据
扫描链设计核心要素对比
| 要素 | 关键考量 | 面试高频点 |
|---|---|---|
| 扫描单元 | mux-D 型 vs LSSD，面积与性能权衡 | 结构选择理由、工作模式切换 |
| 时钟域 | 同频/异频处理，时钟分组与同步 | 跨域同步策略、scan_mode 时钟源 |
| 时序约束 | setup/hold 检查，scan_mode 例外 | 约束语法、hold viol 修复方法 |
| 链配置 | 链数量与长度，I/O 资源分配 | 链数选择依据、测试时间折中 |
| 测试覆盖 | 覆盖率目标，ATPG 效率 | 覆盖率提升方法、失配诊断 |