📚 课程目录第2章技术基础高频问题

第2章：DFT概念、扫描原理、ATPG基础

本章聚焦DFT技术面试中的三大基石：可测试性设计概念、扫描链原理、ATPG测试生成流程。面试官常通过这些问题考察你是否具备测试架构思维与底层实现认知。以下结构化内容将帮你快速建立回答框架，避开常见丢分点。

主题	核心要点	常见面试切入
DFT概念	在芯片设计阶段加入测试结构，提升可控性与可观性；常用技术：扫描链、BIST、边界扫描	与功能设计冲突？成本 vs 收益？
扫描原理	寄存器替换为扫描触发器，通过SE信号切换模式；shift → capture → shift 完成测试	多时钟域如何处理？功耗约束？
ATPG基础	基于故障模型（SAF、TF等）自动生成测试向量；流程：故障列表 → 测试生成 → 仿真 → 压缩	覆盖率如何计算？哪些故障不可测？

  💡 面试官视角： 这三个问题通常连问，考察你对测试闭环的认知深度。能串联概念、原理与实现路径的候选人，往往获得更高评价。

Q1：请解释什么是DFT（可测试性设计）？

🎯 面试官考察点： 对DFT概念的准确理解，能否区分DFT与功能设计、测试成本意识。

📐 回答框架： 定义 → 目的（可控+可观）→ 常见技术举例 → 应用场景。

💬 示例回答： DFT是设计阶段加入测试结构提升芯片可测试性的方法。通过插入扫描链、BIST、JTAG等，实现内部节点可控可观，从而在制造测试中高效检测缺陷，降低测试成本。

🔍 可能追问： DFT与功能设计存在冲突时如何权衡？DFT带来的面积和时序开销如何控制？

⚠️ 避坑提醒： 不要只背课本定义，要结合工业场景说明“为什么需要DFT”（如芯片复杂度上升导致传统测试失效）。避免将DFT与ATE测试混淆。

Q2：请描述扫描链的工作原理。

🎯 面试官考察点： 基础原理清晰度、能否讲清楚shift/capture机制、时序理解。

📐 回答框架： 结构变化（FF→SFF）→ 工作模式（shift/capture）→ 向量串入串出 → 对比功能模式。

💬 示例回答： 扫描链将普通触发器替换为带扫描输入的扫描触发器。Test mode下，SE=1时shift将测试向量串入；SE=0时capture捕获组合逻辑响应；之后SE=1串出比较，实现对内部节点的直接控制与观察。

🔍 可能追问： 多时钟域跨域扫描链如何设计？扫描链功耗优化方法？

⚠️ 避坑提醒： 不要只说“把普通寄存器改成扫描寄存器”，必须讲清SE信号的控制逻辑以及shift vs capture的不同阶段。遗漏时钟门控影响会被扣分。

Q3：请简述ATPG的基本流程。

🎯 面试官考察点： 对自动测试生成工具体系的理解，能否区分ATPG与故障仿真。

📐 回答框架： 故障模型建立 → 测试生成算法（D算法/PODEM）→ 故障仿真 → 向量压缩 → 输出test pattern。

💬 示例回答： ATPG以故障模型（如固定故障SAF）为基础，通过自动算法（如D算法）生成测试向量，再经故障仿真验证覆盖率，最后通过动态压缩去掉冗余向量，得到最小测试集用于ATE测试。

🔍 可能追问： 如何评估ATPG质量（故障覆盖率/测试效率）？哪些故障是ATPG无法检测的（如冗余故障）？

⚠️ 避坑提醒： 不要混淆ATPG与功能仿真（ATPG目标是检测物理缺陷，功能仿真验证逻辑功能）。另外，务必提到“压缩”环节，否则显得流程不完整。