硬件基础知识面试：电路、信号、嵌入式、FPGA等核心知识点问答
硬件基础是面试的第一道筛选器。面试官通过电路、信号完整性、FPGA设计等核心知识点，快速判断候选人的理论功底与工程直觉。本章精选3个高频面试问答与1个完整项目案例，覆盖从原理分析到工程实践的关键链路，帮助你建立结构化回答的底层框架。
本章重点： 3个高频问答（电路·信号·FPGA）+ 1个完整项目案例（高速数据采集系统）
核心能力： 原理机制分析 → 工程方案对比 → 项目经验迁移
核心能力： 原理机制分析 → 工程方案对比 → 项目经验迁移
📌 卡片一 · 电路方向
面试问题：请解释差分信号为什么比单端信号抗干扰能力强？
面试官考察点：对差分传输原理的理解深度，是否掌握共模抑制的物理机制，能否联系工程应用。
回答框架：
- 定义差分信号的基本特征（互补电平、等长平行走线）
- 解释共模噪声的耦合方式与抑制原理（减法器提取差模分量）
- 列举典型应用场景（USB、HDMI、LVDS）并量化优势
示例回答：差分信号通过两根等长平行线传输互补电平，噪声以共模形式叠加在两根线上，接收端差分放大器提取差模信号并抑制共模分量，信噪比提升显著。这使差分信号在高速总线（USB、HDMI）中成为主流选择。
可能追问：
- 差分对的布线关键要求是什么？等长与间距如何控制？
- 怎样计算差分阻抗？微带线与带状线的区别？
- 共模扼流圈的工作原理是什么？
⚠️ 避坑提醒：不要只说“差分信号抗干扰强”就结束。面试官期待你讲出“共模抑制”这个核心机制，最好能提到减法器、差模/共模分量的概念，并结合具体接口（如LVDS）举例。
📌 卡片二 · 信号完整性方向
面试问题：信号反射是怎么产生的？如何消除或减小？
面试官考察点：是否掌握传输线理论，能否用反射系数公式定量分析，是否了解多种端接方案的工程取舍。
回答框架：
- 说明反射产生的物理条件（阻抗不连续）与反射系数公式
- 分类介绍端接方式：源端串阻、末端并联、AC端接、戴维南端接
- 根据拓扑结构给出选型建议（点对点 vs 多负载）
示例回答：信号反射源于传输线阻抗不连续，反射系数Γ=(ZL−Z₀)/(ZL+Z₀)。消除方法包括源端串阻匹配、末端并联匹配、AC端接和戴维南端接。源端匹配最适用于点对点拓扑，末端匹配适用于多负载总线，需根据拓扑结构选择。
可能追问：
- ODT（片上端接）是如何工作的？动态ODT有什么优势？
- 信号过冲与下冲的危害是什么？如何用仿真验证匹配效果？
- 多个负载时采用Fly-by拓扑还是T型拓扑？为什么？
⚠️ 避坑提醒：不要只回答“阻抗匹配”四个字。面试官希望你至少说出2~3种端接方式，并能区分源端匹配与末端匹配的适用场景。最好能提到反射系数公式，展示定量分析能力。
📌 卡片三 · FPGA / 数字设计方向
面试问题：同步复位和异步复位的区别是什么？实际设计中如何选择？
面试官考察点：对寄存器复位方式的理解，是否了解亚稳态问题，能否给出工程上的折中方案。
回答框架：
- 对比两种复位的触发方式与综合结果（时钟沿 vs 直接清零）
- 分析各自优缺点（资源、时序、抗干扰、亚稳态）
- 给出推荐方案：异步复位同步释放，并简述实现要点
示例回答：同步复位需要时钟沿检测复位信号，综合为寄存器+组合逻辑；异步复位直接清零寄存器，不依赖时钟。异步复位节省资源但易产生复位释放亚稳态，同步复位时序稳定。工程中推荐异步复位同步释放方案，兼顾面积与可靠性。
可能追问：
- 异步复位同步释放的具体电路如何实现？复位撤销时序怎么分析？