📚 课程目录第3章面试评分表与自我评估方法

第3章：运算放大器设计——增益、带宽、相位裕度与噪声

运放是模拟IC的核心模块，高级工程师面试必考。本章聚焦两级Miller补偿运放的设计思路、指标拆解与面试表达路径。核心能力：从spec到拓扑->补偿->仿真验证的闭环推演。

公司侧重点：TI/ADI看重噪声与功耗平衡，华为海思强调全工艺角鲁棒性，国内初创更关注面积与调零电阻匹配。面试官常从“给定spec现场设计”开始，逐步追问补偿细节。

面试官画像：一般为模拟设计主管（8-15年经验），关注trade-off逻辑而非死记参数。典型问题风格：“如果GBW不够，你改哪个参数？”→“改后PM如何变？”

面试时按以下5步组织回答，避免跳跃。

回答框架：① 指标拆解：增益由两级提供，GBW=gm1/Cc，PM由Cc和零点控制。② 拓扑：第一级折叠共源共栅（高增益），第二级共源（驱动）。③ 补偿：Miller电容Cc加调零电阻Rz消除RHP零点。④ 偏置：尾电流源+CMFB。

简短示例：采用0.18μm工艺，第一级gm1=2mS，Cc=3.2pF得GBW≈100MHz；第二级gm2=5mS，Rz=1/gm2≈200Ω。PM约65°，总功耗2.5mW。

追问：① 调零电阻如何实现？（用PMOS线性区或poly电阻）② 若负载增至10pF，需增大Cc提高PM，但GBW下降，如何权衡？（可增加gm1或采用零点补偿）

避坑：不要忘记输出极点的次主极点；Rz的寄生电容会移动零点位置；CMFB带宽必须大于信号带宽。

回答框架：① 噪声源头：1/f噪声（输入对管）、热噪声（gm）。② 增大输入管gm（增大W/L或电流）。③ 采用PMOS输入（1/f噪声低于NMOS）。④ 减少后级噪声贡献（提高第一级增益）。⑤ 斩波/自调零技术。

简短示例：将输入对管W/L增至200/1，电流从100μA提升到200μA，gm增大√2倍，热噪声下降约3dB。同时采用PMOS差分对，1/f噪声拐点从1kHz降至100Hz。

追问：① 增大gm后功耗增加，如何保证GBW不变？（调整Cc）② 斩波技术引入的纹波如何滤除？（后续低通或陷波）③ 匹配对噪声的影响？

避坑：不要只改W而不改L，会导致沟道长度调制效应劣化增益；注意热噪声与flicker噪声的拐点在音频应用中很关键。

回答框架：① 米勒补偿引入RHP零点ωz=gm2/(Cc*(1-gm2*Rz))。② 理想零极点对消：设Rz=1/gm2，零点移至无穷远。③ 实际考虑Rz的工艺偏差，通常取0.8~1.2/gm2。④ 若Rz过大，零点转入LHP，可提升PM但降低增益。

简短示例：若gm2=5mS，理想Rz=200Ω，考虑偏差取180Ω。仿真AC显示PM从50°升至65°，GBW损失约5%。

追问：① 若工艺角下Rz偏差±20%，如何保证PM？（预留裕度或加入动态调谐）② 能否用二极管连接管做Rz？（线性度差，不推荐）③ 为什么有时故意把零点放在LHP？

避坑：不要忽略Rz上的寄生电容Cz，它会产生附加极点；计算零点时必须考虑第二级输出电阻；Rz的工艺角仿真必须覆盖全部corner。

面试官通常沿以下路径深挖，提前准备可避免被“追问死”。

维度	关键公式	设计原则	典型面试追问点
增益	Av=gm1ro1 gm2*ro2	增大ro（cascode）或gm	cascode对输出摆幅的影响？
GBW	GBW=gm1/(2πCc)	gm1与Cc折中	如何在不增加功耗下提高GBW？
相位裕度	PM=180°-phase(f=GBW)	主极点由Cc决定，次主极点>2倍GBW	米勒补偿的零点位置如何影响PM？
压摆率	SR=Iss/Cc	增大尾电流或减小Cc	SR与GBW的矛盾？
噪声	Vin²=8kT/(3gm1)+Kf/(CoxWLf)	增大gm1、PMOS输入、chopping	低频1/f噪声如何优化？

⚠️ 高频避坑提醒：① 面试时不要只说“加Miller电容”，必须说明调零电阻的具体值与工艺实现。② 负载电容变化后，重新计算Cc和Rz的能力是区分senior的关键。③ 所有回答最后加一句“需要在PVT corner下验证”，体现工程意识。

根据以下维度自测，每个维度1-5分（5为精通）。

评估项	达标标准	你的评分(1-5)
指标拆解	能从spec反推gm、Cc、Rz的设计值
拓扑选择	能解释两级Miller vs 套筒式cascode的适用场景
补偿设计	能准确写出零点公式并解释Rz调节的影响
噪声优化	能给出至少3种降低输入噪声的具体措施
PVT鲁棒性	能描述工艺角变化对PM和GBW的影响及调整方案

改进方向：若指标拆解不足，建议熟记GBW=gm1/(2πCc)与SR=Iss/Cc之间的trade-off。若补偿设计薄弱，重点练习零极点对消条件推导，并手算一个实例。