3. 带隙基准电路面试题
带隙基准是模拟IC中产生稳定参考电压的核心模块，面试常从原理推导、温度系数仿真、启动电路设计与PSRR优化四个维度考察。以下梳理高频问答与实战项目模板。
面试问答卡片
🎯 问题：请解释带隙基准电压源的原理，并推导输出电压表达式
面试官考察点：理解正负温度系数补偿原理、BJT特性、基本电路拓扑。
回答框架：
- 说明VBE负温系数（≈-2mV/℃）和VT正温系数（+0.085mV/℃）的物理来源
- 通过ΔVBE = VT lnN 产生PTAT电压，经电阻比例放大后与VBE相加
- 给出Vref = VBE + (R2/R1)VT lnN，典型值≈1.2V
✅ 示例回答：带隙基准利用BJT的VBE负温系数和VT正温系数，通过比例叠加产生零温系数电压。典型电路：两BJT面积比1:N得到ΔVBE=VT lnN，经电阻放大后与VBE相加，Vref≈1.2V。通过合理设计R2/R1可获得低温度系数。
可能追问：
- 如何选择电阻比例R2/R1？对温度系数的影响？
- 如何实现低于1V的带隙基准（如0.6V）？
- VBE的高阶温度非线性如何补偿？
⚠️ 避坑提醒：不要只背公式，要说明为什么要用BJT而非MOS管。注意VBE温度系数为非线性，理想零温系数只在某个温度点成立。避免忽略工艺角对电阻比值的影响。
🎯 问题：如何测量或仿真带隙基准的温度系数？工业级理想值是多少？
面试官考察点：输出定义理解、仿真流程、指标敏感度。
回答框架：
- 温度系数TC = (Vmax - Vmin) / (Vavg × ΔT) × 10⁶ ppm/℃
- 仿真方法：DC扫描-40℃～125℃，取Vref曲线极值计算
- 工业级目标：<30 ppm/℃，高精度<5 ppm/℃
✅ 示例回答：TC=(Vmax-Vmin)/(Vavg·ΔT)×1e6 ppm/℃。仿真时扫描-40~125℃，计算极差。理想<10ppm/℃，工业级<30ppm/℃。采用曲率补偿如二阶补偿可进一步降低TC。
可能追问：
- 为什么常用-40～125℃范围？
- 如何做典型值/最佳值/最差值的仿真？
- 温度系数的拐点（BJT补偿零点）如何设计？
⚠️ 避坑提醒：注意TC公式的分母是平均电压Vavg而非标称值；仿真时需包括所有工艺角（如TT/FF/SS）。避免只说“<10ppm”而不说明具体温度范围和工艺条件。
🎯 问题：带隙基准的启动电路如何设计？如何提高电源抑制比（PSRR）？
面试官考察点：了解带隙零电流稳态、启动电路设计要点；PSRR优化技术。
回答框架：
- 启动电路：检测Vref接近0时注入电流，正常后自动关断（如MOS管控制）
- PSRR提升：共源共栅电流镜隔离电源噪声；预稳压电路；运放反馈增强
- 典型指标：低频PSRR >60dB，优化后可达80dB+
✅ 示例回答：启动电路常用MOS管检测Vref：当Vref接近0时导通注入电流，正常后关断。PSRR提升方法：采用共源共栅电流镜、增加预稳压模块或运放反馈，典型低频PSRR>60dB。
可能追问：
- 启动电路如何避免静态功耗过大？
- PSRR的频率特性如何？中高频如何优化？
- 运放的增益和带宽对PSRR的影响？
⚠️ 避坑提醒：启动电路必须保证在PVT下都能正常启动，且正常工作后完全关断。PSRR需区分低频和高频，高频时寄生电容耦合会降低抑制能力，需考虑屏蔽和layout影响。
项目案例模板
| 项目名称 | 低噪声高PSRR带隙基准电压源设计 |
| 业务背景 | 用于高精度16位SAR ADC内部参考电压，需在宽温度范围内保持稳定且抑制电源噪声。 |
| 规模指标 | Vref = 1.2V，TC < 5 ppm/℃（-40~125℃），PSRR > 80 dB@1kHz，功耗 < 50 μA，面积 < 0.02 mm² |
| 技术栈 | 0.18 μm CMOS工艺，寄生PNP BJT，多晶硅电阻，MIM电容 |
| 核心难点 | 温度系数曲率补偿（二阶/分段线性）、高频PSRR优化（共源共栅+预稳压）、启动电路在低功耗下可靠启动 |
| 面试高频追问 | 为什么选择分段线性补偿而非指数补偿？如何仿真PSRR的频率响应？启动时间要求？工艺角下最差TC是多少？ |
| 可迁移回答话术 | “本项目采用分段线性温度补偿与共源共栅电流镜。实测TC为3.8 ppm/℃，PSRR达82 dB@1kHz，功耗仅42 μA，满足16位ADC对参考电压的精度要求。设计思路可迁移至低功耗IoT或高精度传感器接口芯片。” |
💡 复习建议：面试时优先展示对带隙基准 “温漂补偿” 和 “电源抑制” 的系统理解。项目案例中需明确量化指标（ppm/℃、dB、μA）以体现工程能力。牢记“原理→仿真→优化→测试”的闭环思维。